一种2.5Gb/s CMOS宽动态范围光接收机模拟前端电路

基于55nm CMOS工艺,设计了一种具有宽动态范围的2.5Gb/s光接收机模拟前端电路。作为光接收机的输入级电路,为了获得低噪声和高灵敏度性能,跨阻放大器(TIA)基于三级反相器级联结构,同时采用双自动增益控制(DAGC)电路来扩大输入信号的动态范围。为了提高增益,引入后置放大器,包括电平转换电路和三级差分放大电路,同时利用电容简并的方法来进一步拓展带宽,最后进行缓冲器输出。测试结果表明,在误码率为10-12的情况下,光接收机的输入灵敏度为-26dBm,过载光功率为3dBm,动态范围达到29dBm。光接收机在3.3V供电电压下,电流功耗为36mA,整体芯片面积为1176μm×985μm。     

一种基于SiGe BiCMOS工艺的单片集成光接收机前端放大电路

基于0.13μm SiGe BiCMOS工艺,设计了一种25 Gbit/s的光接收机前端放大电路单片集成的放大电路。该电路实现了光接收机前端放大电路的单片集成,并采用带反馈系统的跨阻放大器、电感峰化、自动增益控制电路等设计有效提高了增益、带宽和系统稳定性。经仿真与测试,该设计增益达到69.9 dB,带宽为19.1 GHz,并在工业级芯片工作温度(-40℃~+85℃)下带宽误差不超过0.1%。该芯片工作时需要的供电电流为45 mA,功耗为81 mW,信号抖动RMS值为5.8 ps,具有良好的性能和稳定性。本设计提供了一种能够适用于100 Gbit/s(25 Gbit/s×4线)光互连系统的设计方案,具有广泛的应用前景。     

基于双通道相位同步修正的距离零值校准

双通道接收机是测控雷达实现大姿态飞行目标跟踪测量的常规设备,也是高精度雷达通用的链路配置形式。采用常规的距离零值标校方法对该类型系统进行标校,稳定性较差,精度不高,无法达到亚米级距离零值的校准目的。在传统标校方法的基础上,融合双通道相位同步修正技术,优化了系统距离零值标校方法。仿真和测试结果结果表明,50 dB动态条件下零值校准精度优于1 m,弥补了传统标校方法的不足,可以作为工程方法推广使用。     

近程强杂波限幅处理对旁瓣相消性能的影响

分析了雷达同时受到有源干扰和无源干扰的情况下其抗干扰性能下降的原因。通过数学推导以及仿真实验对各种因素进行分析,结果表明:引起雷达抗干扰性能变差的原因是由于限幅对旁瓣相消性能的影响。     

CMOS 5 Gb/s串行接收器

设计了一个使用0.13μm CMOS工艺制造的低电压低功耗串行接收器。它的核心电路工作电压为1V,工作频率范围从2.5 GHz到5 GHz。接收器包括两个1:20的解串器、一个输入信号预放大器以及时钟恢复电路。在输入信号预放大器中设计了一个简单新颖的电路,利用前馈均衡来进一步消除信号的码间串扰,提高接收器的灵敏度。测试表明,接收器功耗45 mW。接收器输入信号眼图闭合0.5UI,信号差分峰-峰值150 mV条件下误码率小于10~(-12)。接收器还包含了时钟数据恢复电路,其中的相位插值器通过改进编码方式,使得输出信号的幅度能够保持恒定,并且相位具有良好的线性度。     

高增益真对数放大器技术在雷达中的应用

从分析真对数放大器(TLA)基本原理入手讨论了高增益真对数放大器的性能特点;通过高增益真对数放大器传输函数的数学公式推导,介绍一种新型真对数放大器(TLA)的设计方法;最后给出了一个在雷达接收机中的应用实例.     

高速CCD图像采集存储系统的硬件设计

针对某高速CCD相机图像数据量大的特点,设计采用LVDS格式信号输出,转换成Camlink格式后实现海量数据的高速、稳定传输,提出了一种新型的高速数据采集存储系统的设计方案,该方案采用Fibre Channel接口硬盘实现对图像数据的高速存储,最高存储速度可达850 Mbyte/s,现已在CCD相机系统图像采集实验中得到应用.     

高动态GPS接收机环路跟踪技术研究

为了解决加速度45g、加加速度10g/s的高动态环境下GPS信号的载波跟踪、码跟踪及其精度问题,提出了一种综合考虑动态和精度性能的载波环和码环优化设计方案,探讨了高动态情况下载波环和码环的结构设计及捕获转跟踪技术,分析了FLL/PLL/DLL环路的动态应力、暂态响应和鉴别器特性,总结了实用的控制策略和环路带宽。该方案经自主开发的软件接收机测试验证,可以在达到很高动态特性的同时满足一定的测距精度和定位精度要求。     

GPS接收机载波跟踪环设计与分析

针对GPS接收机载波跟踪环环宽与跟踪的动态性能问题,在分析影响GPS信号动态性能的主要参数热噪声、晶振Allan相位噪声、晶振振动相位噪声和动态应力的基础上,通过对不同阶数的锁相环、锁频环跟踪门限分析与仿真,主要解决了如何设计GPS接收机的载波跟踪环路的带宽,并使系统性能达到最佳的问题,即使用环宽为18 Hz的二阶锁相环辅助环宽为10 Hz的三阶锁频环可以跟踪动态范围小于10 g、100 g/s的高动态信号。     

LVDS三线同步串口的传输速率

搭建了一个合理的试验平台,利用FPGA产生10bit数字自校图形,经过LVDS同步串口传输,在数据接收端处理串转并数据送入图像采集卡,通过实时观察接收图形是否正常来判断该传输速率下的可靠性。分别研究了基于FPGA片内低压差分模块和专业差分转换芯片的两种应用方案。通过大量试验得出结论:两种方案的最高传输速率,前者约能达到152Mbit/s,后者约为125.2Mbit/s。考虑到工程实际中可能面临的各种复杂应用环境,推荐适当降额应用。