排序方式: 共有177条查询结果,搜索用时 78 毫秒
31.
分析了片上低压降(Low Dropout)电源调节器稳定性的极限条件,在此基础上,提出了一种实用的频率补偿技术。此技术无需额外电阻和偏置电压,即能为系统产生零点,实现系统的主、次极点分离(pole-splitting),从而增加相位裕量,使系统保持稳定。实验表明,采用该技术的电路结构简单、实现容易、占用面积小,能够使片上LDO在负载电阻、负载电容大范围变化的情况下保持稳定,特别适用于片上电源管理系统。LDO采用SMIC 0.18μm CMOS工艺实现。 相似文献
32.
a drop-out voltage of 200 mV at a maximum load current of 240 mA. 相似文献
33.
低压差线性稳压器(Low Dropout Regulator,LDO)新品导入中,过强的铜线焊接会使焊球下芯片层间电介质层(Interlayer Dielectric,ILD)产生裂纹,从而导致器件测试漏电流失效或可靠性失效。通过对芯片结构的分析,指出LDO漏电流失效的原因,同时详细讨论了如何确定合理的铜线焊接参数、如何检测失效以及失效分析步骤。 相似文献
34.
介绍了一种特别的低压差线性稳压电路,以及针对该电路的测试方法。该电路的特殊之处在于圆片上所有管芯的输出端短接在一起,无法直接用常规方式进行多工位并行测试,需要使用浮动电源对每个工位进行隔离测试。同时在测试方案中加入了自校准功能,可以在长期大规模测试中有效地保证测试准确性,避免因测试系统出现异常造成误测。 相似文献
35.
一种新颖的LDO频率补偿技术 总被引:1,自引:1,他引:0
通过对传统LDO频率补偿电路的零点、极点进行分析,提出了一种新颖的频率补偿技术.在原有频率补偿电路的基础上,增加一个电阻和电容以及一个PMOS管,构成新的补偿网络.此补偿网络产生一组零极点,且零点在带宽范围内,极点在带宽范围外.仿真结果显示,输出电流为100 mA时,相位裕度为87°;输出电流为1 μA时,相位裕度为46°.电路设计基于TSMC 0.18 μm CMOS工艺,采用Hspice进行仿真,电路工作电压为1.8 V. 相似文献
36.
针对LDO稳压器某些情况下输出电压不正常的特点,提出一种除了可监测LDO稳压器的过温过流保护状态以外,还可监测稳压器工作在漏压区状态的故障监测电路,使LDO稳压器的功能更加完善;最后给出了仿真验证结果。 相似文献
37.
A full on-chip CMOS low-dropout(LDO) voltage regulator with high PSR is presented.Instead of relying on the zero generated by the load capacitor and its equivalent series resistance,the proposed LDO generates a zero by voltage-controlled current sources for stability.The compensating capacitor for the proposed scheme is only 0.18 pF,which is much smaller than the capacitor of the conventional compensation scheme.The full on-chip LDO was fabricated in commercial 0.35μm CMOS technology.The active chip area... 相似文献
38.
39.
设计了一个共源共栅运算跨导放大器,并成功地将其应用在一款超低功耗LDO线性稳压器芯片中。该设计提高了电源抑制比(PSRR),并具有较高的共模抑制比(CMRR)。电路结构简单,静态电流低。该芯片获得了高达99 dB的电源抑制比。 相似文献
40.
利用小信号压控电流源(VCCS)电路产生所需零点,是一种先进的低压降稳压器(LDO)频率补偿方法。文章分析了VCCS频率补偿方法的原理和VCCS电路对LDO的瞬态响应及电源抑制(PSR)特性的改善作用,并提出了一种新的VCCS电路结构。该电路结构功耗低、占用面积小,在直到5 MHz的频率范围内,都有近乎理想的性能。采用这种结构的VCCS电路,基于0.5μm CMOS工艺,设计的一款300 mV压降,2.5 V输出电压,最大100 mA输出电流的LDO电路,具有很好的频率响应、瞬态响应和电源抑制特性。该LDO电路所用全部片上电容的总值不到1pF。 相似文献