一种具有低噪声高电源抑制的LDO电路设计

设计了一种基于28 nm CMOS工艺的低噪声高电源抑制LDO电路。采用折叠共源共栅结构设计了高输出阻抗、高增益误差的放大器,降低了电源噪声对输出端的影响。采用共源共栅密勒补偿结构,保证电路在负载处于轻载/重载下保持较高的相位裕度,增强了环路稳定性。误差放大器输入端采用降噪模块电路,降低了噪声对整体LDO电路的影响。基于Cadence Spectre进行仿真分析的结果表明,在1.9 V电源电压下,负载由轻载10 mA突变为重载60 mA时,环路增益为77.6～91 dB,相位裕度达到76°～79°。在中间负载电流30 mA下,对电源抑制(PSR)和噪声进行了仿真。结果表明,电源抑制为-81.9 dB,低频噪声(1 kHz)为258 nV·Hz^-1/2。对LDO整体电路进行了版图设计和后仿比对。结果表明,环路增益为83.2 dB,相位裕度为78°,PSR为-78.3 dB,低频噪声(1 kHz)为283 nV·Hz^-1/2。     

汽车线性稳压器的静态电流最小化设计

本文讨论降低汽车线性稳压器静态电流的相关问题,并介绍对应的解决方案.     

用于效率提升的Buck/LDO双模式DC-DC变换器

A novel buck/LDO dual-mode(BLDM) converter using a multiplexing power MOS transistor is proposed,which adaptively switches between buck mode and LDO mode to improve conversion efficiency.The chip was fabricated in a standard 0.35 μm CMOS process.Measurement results show that the peak efficiency is 97%.For the light load operation,the efficiency is improved by 14%.The efficiency keeps higher than 82.5% for the load current of 50 mA without any complex control or extra EMI due to the normal method of pulse frequency modulation(PFM) control used for improving the light load efficiency.It does not cost much extra chip area because no additional regulator PMOS is needed.It is more suitable for noise-restricted systems and battery-powered electronic devices for when battery voltage drops because of long hours of work.     

用于GaN HEMT栅驱动芯片的快速响应LDO电路

设计了一种用于GaN高电子迁移率晶体管(High-Electron-Mobility Transistor,HEMT)器件栅驱动芯片的快速响应低压差线性稳压器(Low Dropout Regulator,LDO)电路,可为高速变化的数字电路提供快速响应的供电电压。该电路采用动态偏置结构,通过在大负载发生时给误差放大器增加一个额外的动态偏置结构,来加快输出端的瞬态响应速度。基于0.18μm BCD工艺,完成了电路设计验证。仿真结果显示LDO瞬态响应时间小于0.5μs,可满足频率达1 MHz的GaN HEMT器件栅驱动芯片应用要求。     

一种快速瞬态响应双环路LDO稳压器的设计

通过对传统单环LDO的频域分析,提出一种快速瞬态响应的双环路LDO稳压器结构,在保证单位增益带宽不变的前提下提高直流增益,进而提高LDO电路的瞬态性能。设计采用0.6μm BiCMOS高压工艺,Hspice仿真中输出电容为2.2μF,ESR为0.5Ω,旁路电容为1.0μF。负载电流从20 mA到180 mA变化时,其负载调整率仅为0.6%。     

一种高电源抑制比的LDO电路的设计

电源抑制比（PSRR）反映的是电路对电源噪声的敏感程度,在电源管理电路中是极为重要的性能指标。总是希望有高的电源抑制比来抑制电源噪声对电路的影响。低压差线性稳压（LDO）电路中这个指标尤为重要,本文将设计一款具有高电源抑制比的低压差线性稳压器。     

低压差电压调节器技术发展动态

介绍了电源和功率管理集成电路市场，描述了低压差(LDO)电压调节器技术的发展进程和未来趋势；对国内外LDO产品和技术现状进行了比较，提出了发展LDO的建议。     

一种快速响应无片外电容低压差线性稳压器

为了改善负载跳变对低压差线性稳压器(LDO)的影响,该文提出一种用于无片外电容LDO(CL-LDO)的新型快速响应技术。通过增加一条额外的快速通路,实现CL-LDO的快速瞬态响应,并且能够减小LDO输出过冲和下冲的幅度。该文电路基于0.18 μm CMOS工艺设计实现,面积为0.00529 mm²。流片测试结果表明,当输入电压范围为1.5～2.5 V时,输出电压为1.194 V;当负载电流以 1 μs的上升时间和下降时间在 100 μA～10 mA之间变化时,CL-LDO的过冲恢复时间为489.537 ns,下冲恢复为960.918 ns;相比未采用该技术的传统CL-LDO,响应速度能够提高7.41倍,输出过冲和下冲的电压幅值能够分别下降35.3%和78.1%。     

LDO低输出噪声的分析与优化设计

为了降低一款LDO芯片的输出噪声,对LDO的噪声特性进行分析,根据其噪声特点,提出了三种降低LDO输出噪声的方法,分别是改变LDO的电路结构,对带隙基准进行滤波,设计低噪声带隙基准。在综合考虑芯片的面积和功耗后,采用第三种方法对一款LDO芯片输出噪声进行优化,设计了一个低噪声带隙基准（Bandgap reference）,在TSMC0.35μm工艺下仿真表明,10Hz到100kHz之间的集成输出噪声（Integrated output noise）从原来的808μV,降低到280μV。采用低噪声带隙基准可以有效的降低LDO芯片的输出噪声。     

LDO芯片CP通用测试方法研究

介绍了LDO(线性稳压器)的通用测试方法。基于长川CTA8280测试系统,通过对芯片CP(圆测试)要求进行分析,设计了某款LDO芯片的测试外围,实现了对该LDO芯片功能与性能的测试。该方案能够作为通用测试方法供LDO芯片测试设计参考。