一种用于宽输入Buck的多电源轨电路

采用0.18 μm BCD工艺,设计了一种用于宽输入Buck的多电源轨电路。该电路由一条闭环电源轨和多条开环电源轨组成。闭环电源轨由无需预降压的宽输入LDO提供。通过电荷泵箝位和辅助箝位电路,在自举电容恒流充电时,可将开环电源轨箝位在几个固定的电位。电路仿真表明,在5~45 V的输入条件下,闭环电源轨都能稳定输出3.996 V的电压,线性调整率为0.62 μV/V。在上下管交替导通时,开环电源轨VDD0被箝位在6.35~6.72 V。在负载阶跃时,开环电源轨VDD1在4.084~4.167 V内变化。     

Design of an LDO with capacitor multiplier

This paper presents a low quiescent current,highly stable low-drop out(LDO) regulator.In order to reduce capacitor value and control frequency response peak,capacitor multipliers are adopted in the compensation circuit with mathematic calculations.The phase margin is adequate when the load current is 0.1 or 150 mA.Fabricated in an XFAB 0.6μm CMOS process,the LDO produces 12.2 mV(0.7%) overshoot voltage while the current changes at 770 mA/100μs with a capacitor load of 10μF.     

一种分高低压供电的低压差线性稳压器的设计

针对传统低压供电的低压差线性稳压器线性响应比较慢的情况,提出了一种基于BICMOS 0.5μm工艺分高低压供电的低压差线性稳压器。经过Hspice仿真验证,该稳压器具有高增益、高PSRR（Power Supply Rejection Ratio,电源抑制比）、低功耗、响应速度快的特点,输入电压范围为0.5~28.0 V,输出电压为5 V。此稳定器低频时的开环增益达到86 dB,相位裕度为68o,低频时的电源电压抑制比为–91 dB,高频时也能达到–2 dB,静态电流只有13.5μA。     

应用于LDO稳压器的使能和过温保护电路设计

文中设计了一种应用于LDO线性稳压器的使能和过温保护电路,使芯片在工作温度过高时自动关闭,有效地防止芯片被损坏,待其恢复正常工作状态时自动重新开启各模块。采用Hynix 0．5um CMOS工艺和Hspiee软件进行仿真后表明,设计的电路满足设计指标要求,具有优良的性能。     

新颖的教学用稳压电源的设计

根据职业教学用稳压电源的特点,通过分析低功耗稳压集成电路,采用TL431集成电路的比较特性,实现三段式输入电压自动调节以提高电源效率。设计了符合职教实验电源要求的低功耗,高性价比的教学用稳压电源。     

普及型手机LCD背光趋向使用LDO

文章从技术和市场经济的角度对手机LCD背光LED驱动器的技术演变进行分析,论述了LDO的性价比为普及型手机LCD背光应用赢得新的机遇。     

A precision low-power analog front end in 180 nm CMOS for wireless implantable capacitive pressure sensors

This paper presents a new capacitance to voltage analog-front end (AFE) designed in 180 nm CMOS technology for wireless implantable applications. This AFE consists of a Low-dropout regulator (LDO), bandgap reference (BGR), switched-capacitor (SC) sampler, SC op-amp and oscillator. The LDO regulates the wireless power supply coming from an off-chip rectifier and provides a stable and accurate DC voltage. Capacitance is converted to a discrete voltage by a SC sampling circuit and then amplified by a SC op-amp. Both of SC sampling and SC op amp circuits form a correlated double sampling scheme. This AFE is designed to sense a capacitance range from 6 pF to 7 pF (300–1000 mmHg) corresponding to a 0.68 V–1.07 V discrete output voltage with a sampling frequency of 1.63 KHz. This AFE has a sensitivity of 0.39 mV/fF, average power consumption of 201 μW and 3.25% accuracy operating over a 2.1 V–3.3 V rectified wireless supply voltage and −40 °C ~125 °C temperature range.     

一种缓冲器阻抗动态调整的LDO

提出了一种缓冲器阻抗动态调整的LDO结构。采用并联负反馈和阻抗动态调整技术,显著降低了缓冲级的输出阻抗,没有增加额外的静态电流,功率管栅极极点始终远在单位增益带宽之外,对稳定性没有影响。该缓冲级增大了功率管栅极的摆率,提高了LDO瞬态响应性能。基于TSMC 0.18 μm 3.3 V CMOS工艺进行设计,该LDO的输出电压为1.8 V,压差电压为0.2 V,最大输出电流为100 mA。仿真结果显示,LDO的静态电流只有5 μA,当负载电流在10 ns内从0 mA跳变到100 mA时,输出欠冲和过冲电压分别为88.2 mV和34.8 mV。     

一种快速瞬态响应无电容型LDO的设计

基于标准0.35 μm CMOS工艺,提出一种快速瞬态响应的高稳定性LDO,其中包括带瞬态增强的类密勒补偿电路。带瞬态增强的类密勒补偿方式具有补偿方便、功耗较低等优点。根据该结论,使用带瞬态增强的类密勒补偿电路可以实现LDO的快速瞬态响应和宽负载宽电压下的环路稳定。采用Cadence EDA工具Spectre进行仿真,结果表明:在整个电压和负载变化范围内,环路增益至少为60 dB,相位裕度至少为75.8°,环路稳定;负载从10 μA跳变至200 mA(tr=1 μs)时,输出上冲/下冲电压小于100 mV,建立时间为1.4 μs;电源电压抑制比(PSRR)约为70 dB@1 kHz;负载调整率为7.75‰,线性调整率为0.7‰,静态功耗约为60 μA。     

一种大电流LDO稳压器的设计

设计了一种最大输出电流为3 A的LDO电路。通过优化误差放大器,并采用两个NMOS管作为调整管,增强了电路上拉和下拉负载电流的能力。采用20 μF的陶瓷电容,保证电路具有足够快的负载瞬态响应,在空载时,电路仅消耗80 μA的负载电流。该芯片能够驱动高达3 A的负载电流,极大地提高了LDO的带载能力,并保持了良好的系统稳定性,具有快速的瞬态响应和较小的输出纹波。