全文获取类型
收费全文 | 12217篇 |
免费 | 1253篇 |
国内免费 | 610篇 |
专业分类
化学 | 1396篇 |
晶体学 | 30篇 |
力学 | 598篇 |
综合类 | 86篇 |
数学 | 2849篇 |
物理学 | 3901篇 |
无线电 | 5220篇 |
出版年
2024年 | 16篇 |
2023年 | 148篇 |
2022年 | 174篇 |
2021年 | 207篇 |
2020年 | 243篇 |
2019年 | 210篇 |
2018年 | 289篇 |
2017年 | 420篇 |
2016年 | 512篇 |
2015年 | 464篇 |
2014年 | 802篇 |
2013年 | 857篇 |
2012年 | 773篇 |
2011年 | 778篇 |
2010年 | 628篇 |
2009年 | 740篇 |
2008年 | 762篇 |
2007年 | 851篇 |
2006年 | 711篇 |
2005年 | 631篇 |
2004年 | 514篇 |
2003年 | 494篇 |
2002年 | 427篇 |
2001年 | 382篇 |
2000年 | 320篇 |
1999年 | 277篇 |
1998年 | 233篇 |
1997年 | 199篇 |
1996年 | 206篇 |
1995年 | 181篇 |
1994年 | 83篇 |
1993年 | 93篇 |
1992年 | 96篇 |
1991年 | 89篇 |
1990年 | 45篇 |
1989年 | 36篇 |
1988年 | 23篇 |
1987年 | 20篇 |
1986年 | 19篇 |
1985年 | 28篇 |
1984年 | 20篇 |
1983年 | 7篇 |
1982年 | 10篇 |
1981年 | 8篇 |
1980年 | 18篇 |
1979年 | 13篇 |
1978年 | 5篇 |
1976年 | 6篇 |
1975年 | 2篇 |
1971年 | 2篇 |
排序方式: 共有10000条查询结果,搜索用时 15 毫秒
201.
202.
203.
204.
交叉定位模糊区的精确几何分析 总被引:1,自引:0,他引:1
针对近似几何方式无法准确衡量交叉定位误差的问题,研究了交叉定位模糊区与目标方位的关系。基于精确几何法展开分析,通过对模糊区与目标几何关系的研究,数学推导得出模糊区的完整数学表达,描述了模糊区面积的变化规律。模糊区面积的最小值出现在两个测向站附近,测向交叉点(θ1=π/6,θ2=5π/6)的模糊区面积是局部极值,并与近似几何方式的结论进行了对比,讨论了两者的适用范围。在特定条件下,近似几何分析可以代替精确几何分析。通过仿真验证了相关结论的合理性,从而可实现定位策略的优化。 相似文献
205.
在数字通信系统中,发送的数据序列中的比特往往具有不等的重要性。为了寻求更可靠的信息传输,人们提出了一些不等错误保护(UEP)编码方案。分析了卷积码潜在的UEP性能,并通过量化、交织器以及最佳卷积码(CC)的综合设计,在CC的基础上实现UEP。仿真结果表明,在卷积码的基础上运用交织器的编码器设计方案,可以获得较好的交织增益,从而改善编码器的性能。 相似文献
206.
207.
傅里叶磁光谱仪中的起偏器和检偏器的自动定位及误差分析 总被引:1,自引:0,他引:1
在傅里叶变换型磁光谱仪中,起偏器和检偏器的初始方位通常需要在测量前预先定位。提出了一种不需要专门对起偏器和检偏器定位即可完成磁光谱的测量计算的新方法,该方法可以计算出起偏器和检偏器的初始角度值,从而进行自动校准。推导了检偏器旋转角度偏差导致磁光偏转角测量误差的理论公式,并进行了数值分析,给出了测量误差与旋转步数的关系,数值结果表明检偏器角度偏差引起的误差与步数的平方根成反比关系。还给出了一个钴膜样品的磁光克尔角随外加磁场变化的实测曲线。 相似文献
208.
A digital phase-locked loop (DPLL) based on a new digital phase-frequency detector is presented.The self-calibration technique is employed to acquire wide lock range,low jitter,and fast acquisition.The DPLL works from 60 to 600MHz at a supply voltage of 1.8V.It also features a fractional-N synthesizer with digital 2nd-order sigma-delta noise shaping,which can achieve a short lock time,a high frequency resolution,and an improved phase-noise spectrum.The DPLL has been implemented in SMIC 0.18μm 1.8V 1P6M CMOS technology.The peak-to-peak jitter is less than 0.8% of the output clock period and the lock time is less than 150 times of the reference clock period after the pre-divider. 相似文献
209.
210.