全文获取类型
收费全文 | 949篇 |
免费 | 115篇 |
国内免费 | 57篇 |
专业分类
力学 | 1篇 |
综合类 | 8篇 |
数学 | 9篇 |
物理学 | 26篇 |
无线电 | 1077篇 |
出版年
2024年 | 4篇 |
2023年 | 16篇 |
2022年 | 21篇 |
2021年 | 12篇 |
2020年 | 25篇 |
2019年 | 22篇 |
2018年 | 16篇 |
2017年 | 23篇 |
2016年 | 26篇 |
2015年 | 32篇 |
2014年 | 54篇 |
2013年 | 52篇 |
2012年 | 66篇 |
2011年 | 70篇 |
2010年 | 57篇 |
2009年 | 80篇 |
2008年 | 93篇 |
2007年 | 72篇 |
2006年 | 88篇 |
2005年 | 77篇 |
2004年 | 50篇 |
2003年 | 58篇 |
2002年 | 40篇 |
2001年 | 19篇 |
2000年 | 11篇 |
1999年 | 5篇 |
1998年 | 5篇 |
1997年 | 4篇 |
1996年 | 4篇 |
1995年 | 2篇 |
1994年 | 7篇 |
1993年 | 4篇 |
1992年 | 1篇 |
1991年 | 3篇 |
1990年 | 1篇 |
1989年 | 1篇 |
排序方式: 共有1121条查询结果,搜索用时 0 毫秒
31.
32.
研究了AVS音频编码标准中上下文位平面编码算法,分析了编码算法的特点。通过对上下文平面编码算法的优化,提出了一种适合ASIC实现的硬件结构,通过合理设计二级流水线,能近似达到每时钟1比特矢量的编码速率,在保证编码速度前提下大幅降低了硬件资源。 相似文献
33.
针对多核系统中PLB和AXI总线间协议转换的需求,首先研究了总线协议与PowerPC处理器的访存行为,进一步研究了流水控制、读写叠加等高效率转换策略,最后研究了面向多核系统应用的缓存一致性维护策略.针对命令信号、读数据信号和写数据信号独立传输的特点,设计多通道流水线结构,既实现了命令与数据的流水并行也实现了读事务与写事务的叠加并行;在多通道流水线结构的基础上,提出一种流水并行+可变长描述符的2级加速转换技术,通过给予流水线输入更连续的总线事务,实现更高的总线转换效率;借鉴Cache表项的结构和维护策略,提出基于动态命中预测的缓存一致性维护技术,加速一致性读命令的进程.最终,实现一种高性能的PLB到AXI总线桥设计,达到总线协议行为全覆盖、命令转换低延迟的目标.总线桥应用于某款基于双核PowerPC处理器的异构多核体系结构芯片,解决了SoC系统内PLB到AXI总线的高效、高可靠转换问题,并在65 nm工艺下完成流片. 相似文献
34.
35.
针对目前嵌入式微控制器的性能难以满足实时图像识别任务的问题,提出一种适用于微控制器的卷积神经网络加速器。该加速器在卷积层设计了无阻塞的行并行乘法-加法树结构,获得了更高的硬件利用率;为了满足行并行的数据吞吐量,设计了卷积专用SRAM存储器。加速器将池化和激活单元融入数据通路,有效减少数据重复存取带来的时间开销。FPGA原型验证表明加速器的性能达到92.2 GOPS@100 MHz;基于TSMC 130 nm工艺节点进行逻辑综合,加速器的动态功耗为33 mW,面积为90 764.2μm2,能效比高达2 793 GOPS/W,比FPGA加速器方案提高了约100倍。该加速器低功耗、低成本的特性,有利于实现嵌入式系统在目标检测、人脸识别等机器视觉领域的广泛应用。 相似文献
36.
37.
分析数据中心发展方向和FPGA(可编程逻辑阵列)特点及演进模式,提出FP-GA与数据中心融合的可行性.结合处于测试阶段的基于FPGA的AI加速和网络加速,探讨FPGA与数据中心的融合模式.最终认为在异构方向演进的FPGA凭借算法可并行、功能可定义的特点,将在数据中心发挥重要作用. 相似文献
38.
介绍了数字电视广播中广泛采用的RS(204,188)译码器原理和FPGA实现方案,采用并行的三级流水线结构以提高速度,并根据Berlekamp-Massey(BM)算法对译码器进行了优化设计,减少了硬件消耗.译码器的最大时钟频率可以达到75MHz.译码器的性能仿真和FPGA实现验证了该方案的可行性. 相似文献
39.
40.