32位CISC微处理器流水线的设计

介绍一款全正向自主设计的32位CISC结构微处理器龙腾C2中的流水线设计．该处理器与Intel486DX4指令集兼容。针对CISC结构微处理器流水线设计的难点,采用了微指令流水执行等技术．设计了龙腾C2的7级流水线结构。分析了影响流水线正常执行的各种因素,设计了流水线相关处理机制和精确中断实现机制．实现了一个具有较高性能的CISC微处理器的流水线。仿真和综合的结果表明。该流水线的设计满足龙腾C2微处理器的功能和性能要求。     

流水线系统生产计划与设备维护的集成建模研究

针对当前生产计划与设备维护集成研究中系统配置局限于单阶段系统的问题, 以流水线为背景对两项计划的集成建模方法开展研究. 以有限产能批量问题为生产计划的基准模型, 建立生产计划与预防性维护集成建模的框架. 采用仿真方法计算流水线的批量生产时间, 并结合二项式回归以建立生产负荷与生产时间之间的映射关系, 仿真测试验证了回归方法的有效性. 再将生产时间二项式引入产能约束, 构建出流水线条件下生产计划与设备维护的集成模型. 算例显示集成模型总成本随缓存空间的增大而逐渐下降, 表明系统配置对计划决策有较大影响.     

基于FPGA的专用信号处理器设计

用可编程门阵列(FPGA)实现了一个专用信号处理器,它以快速傅里叶变换(FFT)为核心工作单元,对四路零中频雷达回波依次进行去除直流分量、数据加窗、FFT、目标信号选大和相位参考信号检测等处理。各处理单元流水操作,保证了处理速度,提高了资源的利用效率。FFT算法为输入顺序输出位反序的D IT基2算法,采用递归结构实现,硬件共享设计节省了资源;同时,处理过程中采用块浮点算法,兼顾了定点的高速度与浮点的高精度;并对FFT结果进行了误差分析,给出了定点与块浮点两种算法时的均方误差上限。最后对整个设计进行了仿真验证,结果表明用FPGA实现专用信号处理器满足系统要求。     

一种新的基于FPGA的数据格式转换方法

针对目前多数的FPGA都支持浮点IP核,却较少关注数据源获取的问题,提出了一种数据格式转换方法。使用VHDL语言,采用流水线处理方式将ASCII码所表示的一定范围内的实数转换为单精度浮点数。经过ModelSim功能仿真和实际下载验证,该设计的转换时间可达10-1μs量级。利用Matlab对转换结果进行分析验证,该方法的转换精度可达10-9。在此采用的设计结构合理,可为浮点IP核提供数据源。     

衬底负偏置对FLASH器件耐久性退化的影响

研究了ETOXTM结构FLASH memory单元器件在VFG≈VD/2的热载流子写入应力条件下,衬底负偏置对单元器件耐久性退化的影响.结果表明:在既定的栅、漏偏置条件下,随着衬底负偏置的增加,器件耐久性退化会出现极小值.综合考虑了器件耐久性退化以及写入效率两方面的要求以后,确定了在VFG≈VD/2热载流子写入应力模式下,FLASH memory单元器件具有增强写入效率以及最小耐久性退化的最佳衬底负偏置条件.     

混合无等待流水线干扰管理调度方法研究

针对带分批约束的混合无等待流水加工环境中干扰事件的出现导致初始调度计划发生偏离的问题,研究如何运用干扰管理理论来应对工件变更扰动情况,建立了兼顾最小化工件完工时间加权和指标(初始调度目标)和最小化工件完工滞后时间加权和指标(偏离校正目标)的干扰管理调度模型,提出了双层微粒群优化策略与随机多邻域搜索机制相结合的混合求解算法。数值算例仿真实验结果表明,包含“插入-交换”大概率邻域搜索算子的混合微粒群优化算法求解本文所构建的干扰管理调度模型是有效的。     

PKU-DSPII中SPI接口与Bootrom程序设计

针对PKU-DSPII芯片,设计了具有AMBAAXI3．0接口的SPI主机接口,支持四种传输模式、可变传输帧长度、频率可编程时钟输出和五种中断;同时,针对该SPI接口设计了RISCDSP的bootrom程序,包括从FLASH正常启动和对FLASH系统程序进行升级两种工作模式．通过功能仿真和FPGA原型验证,PKU-DSPII可以利用该设计的SPI接口成功通过外部FLASH启动或进行系统升级,证明了硬件设计和bootrom程序的正确性．该设计已提交华润上华0．18μmCMOS工艺流片．     

空间相机图像压缩模拟源的设计与实现

为了解决在CCD与地面实时压缩系统对接时造成的时间和物力的浪费,提高地面实时压缩系统测试效率,文章设计了一种图像压缩模拟源系统,可以模拟CCD相机输出,来代替CCD相机与地面实时压缩系统进行对接。该系统采用FPGA实现模拟源的时序与逻辑控制,利用内部逻辑生成自校图像,或通过USB2.0总线接口与PC机进行数据通信,将模拟源图像通过缓存SDRAM下载到FLASH中。采用同步串行LVDS接口,高速Gbps接口和Camera Link接口,实现数据与压缩存储单元的高速传输。实验表明,该图像压缩模拟源从USB接口下载速度达40Mbyte/s,在与以上3种接口传输数据时,无误码和数据丢失,该系统稳定可靠。     

基于FPGA的流水线CORDIC算法的DDFS设计

在射频系统后端信号处理调制解调系统中,直接数字频率合成器(DDFS)起着非常重要的作用。介绍了CORDIC算法的基本原理,提出了一种利用流水线结构生成高频率分辨率、高动态范围正弦波的方法,并给出了利用FPGA实现该流水线结构CORDIC算法的过程。     

一种H.264/AVC帧内4x4预测算法的高效流水线结构

H.264编码器中的帧内4x4预测部分具有严重的数据依赖性,它的硬件化设计很难采用流水线实现,从而导致关键路径很长,硬件利用率很低,成为H.264编码器设计中的一个瓶颈。针对这个问题, 在不减少预测模式和不增加系统资源的的前提下,本文提出了一种新的结构,它通过利用原始像素进行模式判决和利用重构像素进行帧内预测的方法,可以使帧内预测与重构循环完全流水线实现,基本上达到了100%的硬件利用率,而且没有明显的PSNR的损失。本文所提出的硬件结构可在215个时钟周期内完成一个宏块的帧内4x4预测。用SMIC 0.13um工艺库综合,结果显示该结构最高可运行在250M,面积约为116K门,可支持4096x2160@30fps视频序列的实时编码。