国产通用MCU系列

HR7P169／170系列芯片,特点是可编程脉冲发生器、高精度ADC、自主研发技术;海尔自主研发HR7PRISCCPU内核;支持高精度内部振荡器;支持12位SAR结构ADC;支持三相6路带可编程死区控制的互补PWM;支持可编程脉冲发生器PPG。 HR7P201系列芯片,特点是多个触摸按键、高精度ADC、自主研发技术;海尔自主研发HR7PRISCCPU内核;支持高精度内部振荡器;支持12位SAR结构ADC;支持14个触摸按键功能;支持FLASH存储器。应用领域为触摸按键、小家电等领域。     

一种高性能数字下变频硬件计算结构

数字下变频是软件无线电的核心技术,随着通信技术的发展,如今对其处理速度要求越来越高。现提出了一种高性能的数字下变频硬件计算结构,使用CORDIC,流水线划分,重定时等技术来优化数字下变频各个模块的硬件结构。通过和传统设计方案的实验比较,证明了本方案能在将FPGA总体资源使用等效门数减少29．54％的情况下,将最高数据吞吐率提升6．74倍。     

一种不带校正SFDR为85.2dB的14位100兆流水线模数转换器

This paper describes a 14-bit 100-MS/s calibration-free pipelined analog-to-digital converter （ADC）. Choices for stage resolution as well as circuit topology are carefully considered to obtain high linearity without any calibration algorithm. An adjusted timing diagram with an additional clock phase is proposed to give residue voltage more settling time and minimize its distortion. The ADC employs an LVDS clock input buffer with low-jitter consideration to ensure good performance at high sampling rate. Implemented in a 0.18-μm CMOS technology, the ADC prototype achieves a spurious free dynamic range （SFDR） of 85.2 dB and signal-to-noise-and-distortion ratio （SNDR） of 63.4 dB with a 19.1-MHz input signal, while consuming 412-mW power at 2.0-V supply and occupying an area of 2.9 × 3.7 mm^2.     

移植uClinux到嵌入式系统的方法

uClinux是嵌入式系统上很受欢迎的操作系统，在嵌入式系统运行uClinux要经过一个移植的过程。由于开放源代码的缘故，移植uClinux一般没有任何技术支持。移植者必须按照一定的步骤，根据各种不同的硬件情况，经过对源代码的修改，利用交叉编译环境，编译出适合特定嵌入式系统的uClinux内核文件，刷写到系统的FLASH存储器中，让uClinux在硬件上顺利的运行。移植成功以后，可以在系统上设计应用程序。     

国产手机企业面临困境的原因以及对策

1国产手机发展历程的回顾1997年,东方通信公司成立了中国第一条手机生产流水线,标志着国产手机开始起步。1998年10月,中国第一台国产手机科健KGH—2000型上市。1999年,我国有关部门决定从手机入网费中拨出14亿元人民币支持国产手机产业的发展,国家还成立了四个研发中心,每年把电话初装费的5%拨给研发中心,而在此之前,还从国债中拿出4亿元人民币扶持具备一定技术及经济实力的手机生产企业。此外,从1999年开始,中国已停止审批外商合资、独资的手机生产企业,这样我国政府从资金扶持和政策上重点保护国产手机产业。2000年,瑞典爱立信手机亏损1…     

关于转矩提升问题

自控系统的设定信号可通过变频器灵活自如地指挥频率变化，控制工艺指标．如在烟草行业的糖料，香料工序．可由皮带称的流量信号来控制变频器频率．使泵的转速随流量信号自动变化．调节加料量，均匀地加入香精、糖料也可利用生产线起停信号通过正、反端子控制变频器的起、停及正、反转．成为自动流水线的一部分此外在流水生产线上．当前方设备有故障时后方设备应自动停机。变频器的紧急停止端可以实现这一功能。     

高速Viterbi译码器中加-比-选单元的设计与实现

限制高速Vitefibi译码实现的“瓶颈”为具有非线性反馈特征的“加-比-选”单元。文献[3]在分析“加-比-选”运算代数结构的基础上提出了M步“加-比-选”算法。本文进一步发掘了该算法的并行性，并利用FPGA内寄存器资源丰富的特点，在Xilink的FPGA上采用流水线结构实现了基于M步“加-比-选”算法的“加-比-选”单元。仿真结果表明，该方案有效地克服了传统“加-比-选”单元的“瓶颈”效应，极大地提高了Viterbi译码器的译码速率。     

一个流水线型三维DCT硬件核的设计

在优化3D-DCT算法的基础上,采用流水线型结构,系数转换、矩阵转置、数据装载和截位的通盘解决方式,构造一个流水线型的三维DCT硬件核,使运动图像的压解中DCT运算的CPU耗时下降十几倍,实现实时压缩。     

提高闪速存储器写入速度的方法

写入速度慢是闪速存储器应用中的一个主要问题 ,文章在阐述其写操作的工作原理的基础上 ,提出了提高闪速存储器写入速度的几种可行的解决方案 ,并从理论上估算了采用这些方案后的写入速度的提高情况。