数字电路抗单粒子瞬态效应的最小尺寸设计

随着体硅CMOS电路工艺的不断缩小,数字电路在空间中使用时受到的单粒子效应越发严重。特别是高频电路,单粒子瞬态效应会使电路功能完全失效。提出了一种基于电路尺寸计算的抗单粒子瞬态效应的设计方法,主要思想是通过辐射对电路造成的最坏特性,设计电路中MOS管的尺寸,使电路在系统开销和降低软错误率之间达到一个平衡。从单粒子效应电流模型入手,计算出单粒子效应在电路中产生的电荷数,得出为抵消单粒子效应产生的电荷需要多大的电容,再折算到器件电容上,最终得到器件的尺寸。此工作为以后研制抗辐射数字电路奠定了基础,提供了良好的借鉴。     

磁耦合元胞自动机逻辑器件的形状可重配置结构

磁耦合元胞自动机逻辑器件(即纳磁体逻辑器件)是后CMOS时代的一种极具潜力的新技术,具有无引线集成、极低功耗和天然非易失性等优点.纳磁体逻辑器件由纳米级单畴磁体构成,而磁体的形状是其一个重要的器件特征参数.本文研究了不同特殊形状纳磁体的转换特性,获得了改变特殊形状器件状态的时钟场值.提出了基于不同尺寸特殊形状纳磁体的可重配置择多逻辑门,采用OOMMF软件验证了形状择多逻辑门的输入可重配置性,得到了顺序配置不同输入组合所需的时钟场.该可重配置门结构的提出为磁性可编程逻辑计算电路的实现奠定了重要的理论基础.     

联合多分组接收和模糊逻辑控制功率策略

针对无线网络节约能耗的要求,提出了一种联合多分组接收和模糊逻辑控制功率策略,采用串行干扰消除法,根据无线节点的传输功率等级,将功率等级划分为多分组接收能够正常解码的功率等级,并以任一无线节点到邻接节点的距离、邻接节点的个数和无线节点的剩余能耗为模糊逻辑控制的输入参数来控制各无线节点的功率选择。仿真结果表明,与现有的几种经典的基于功率控制的串行干扰消除算法方案相比,联合多分组接收和模糊逻辑控制功率策略的无线网络具有更大的有效吞吐量及更长的生存时间。     

大功率脉冲测量雷达应对电压跌落方法研究

针对交流电源短暂电压跌落引起市电直供的大功率脉冲测量雷达伺服、发射机和水冷系统保护停机的问题,叙述了雷达系统组成及对应功率容量。分析了采用双变换不间断电源和市电同时向伺服系统、发射机及水冷系统的低压控制电路和大功率部件区别供电的可行性。提出了改进分机低压控制线路和可编程逻辑控制器控保逻辑的建议,提高了雷达系统抵抗电压短暂跌落的能力。     

基于产品供电接口时序逻辑的设备检测装置

目前传统的测试设备自检单元仅对各路激励信号和采集通道进行检查,而无法检测到工作时序逻辑,一旦测试设备时序出现异常将对产品测试安全性造成影响。为此,文中提出了一种基于时序逻辑的测试设备检测装置设计方法,介绍了检测装置的软硬件开发以及工作流程和主要功能,实际应用结果分析表明,该检测装置大幅提高了对测试设备的检测深度,在设备早期故障剔除和产品测试安全性方面均有较大的改进。     

基于高非线性Sagnac干涉仪的超高速全光NOT门可级联性研究

在未来的通信领域中,全光逻辑门是全光计算机和全光网络的基本单元。目前已经提出了很多实现全光逻辑门的结构和方法,但是全光逻辑的技术瓶颈也出现了,就是怎样能够将单个的全光逻辑门级联起来实现更复杂的逻辑关系。现存的全光逻辑门结构一般不具有很好的可以实现多级连接的级联性,而且现有的对于级联性的分析大都停留在理论层面,而没有与实际情况相结合,所以对于实际应用来说意义很小。提出了一种新型的基于高非线性Sagnac 干涉仪的超高速全光NOT 门,建立了它的数学模型,采用了与实际情况更加接近的高斯脉冲模拟输入光,并且在仿真结果的基础上分析了系统的级联性,对级联性的分析考虑了光纤损耗和走离效应的影响。得到的基本结论表明,所提出的全光逻辑门的结构能够在实际情况下保持良好的级联性。     

全光加密 A?B 逻辑门的实验研究

针对光传输系统单波长信号全光加密的应用需求,基于流密码体制开展了光传输系统物理层全光加密技术的理论分析,设计了基于 SOA-XGM(半导体光放大器-交叉增益调制)的全光 A?B 逻辑门的实验方案,并在实验室搭建了实验系统。实现了速率为10 Gbit/s 的 A?B 逻辑处理,分析了探测光信号功率、泵浦光信号功率和 SOA 注入电流等主要参数对逻辑门输出信号质量的影响,实现了明文光信号的全光加密。     

A new wideband regulated cascode amplifier with improved performance and its application

This paper presents a new high frequency Regulated Cascode (RGC) amplifier with improved performance. The split-length compensation technique is used to increase both the bandwidth and output impedance, and decrease the input impedance of the conventional RGC. The bandwidth of the proposed RGC amplifier is 5.81 GHz, which is about 2.7 GHz larger than that of simple one. The improved performance of the introduced circuit is achieved with no additional passive element and DC power dissipation. In the paper, output impedance and bandwidth of the proposed circuit are derived by using small signal analysis and have also been compared with the traditional one. In addition, a wideband high performance current mirror is designed in the work as an application of the proposed RGC structure. The bandwidth extension ratio (BWER) of the modified wideband current mirror is 1.37. The proposed circuits are designed by using TSMC 0.18 µm CMOS process and BSIM3 Level 49 device model. The circuits are simulated on Spectre simulator of Cadence to validate the analytical results obtained in the paper.     

FPGA在边缘检测中的应用

主要探讨FPGA在边缘检测中的运用,分析两种不同边缘检测算子对图像处理的效果。由于FPGA算法硬件处理速度快、可编程、可重配置等特性,使其在图像处理方面占有很大的优势。为此文章提出了运用FPGA实现边缘检测的方法,并且根据FPGA的并行流水线性,对Sobel、Prewitt边缘检测算子分别进行了FPGA设计与实现以及仿真,并且对两种边缘检测算子对图像处理的效果进行了比较。通过仿真分析得出,Sobel和Prewitt边缘检测算子都有平滑噪声的作用,Sobel边缘检测算子可以提供较为准确的边缘方向信息,Prewitt边缘检测算子,其边缘性较Sobel边缘检测算子完整,但它们的边缘定位精度有待提高,仿真中通过改变程序中的阈值可以得到不同的处理效果,这也是利用FPGA的优点,方便容易、速度也得到了提高,并且可编程、可重配置,使得FPGA在数字图像处理方面显得非常优越。     

提升LED驱动芯片视觉刷新率的逻辑电路设计

为了提升LED显示屏的画面质量,设计了能提高LED显示屏视觉刷新率的逻辑电路。该电路将一个显示周期分为32段,每一段包含有128个灰度时钟周期,占空比由12位灰度数据控制。逻辑电路产生的PWM和传统的PWM相比能提高视觉刷新率,最高能将视觉刷新率提高至32倍;能弥补S-PWM( Scrambled-PWM)在灰度数据低时视觉刷新率低的不足。在Cadence软件下进行设计仿真,并在开发板上进行了验证设计的可行性。