Bluetooth ASIC及其嵌入式应用

介绍了bluetooth ASIC内部结构、特性以及接口逻辑和嵌入式应用设计实例.由bluetooth基带控制器与无线射频收发器接口组成的bluetooth模块,通过UART/PCM和USB向数字和语音设备提供全兼容的bluetooth接口,可方便地构成bluetooth设备.     

在电子与电气信息类专业开设"EDA"及"专用集成电路设计基础"等课程的实践与体会

介绍了在电子与电气信息专业开设“EDA”及“专用集成电路设计基础”等课程的重要性。提出实验室建设、教材编写和多媒体课件制作的同步建设方案。实践证明,取得了较好的教学效果。     

Hardware-based high-performance string lookup with value retrieval using extended Bloom filter

in network packet processing, high-performance string lookup systems are very important. In this article, an extended Bloom filter data structure is introduced to support value retrieval string lookup, and to improve its performance, a weighted extended Bloom filter （WEBF） structure is generalized. The optimal configuration of the WEBF is then derived, and it is shown that it outperforms the traditional Bloom filter. Finally, an application-specific integrated circuit （ASIC）-based technique using WEBF is outlined.     

TCP/IP协议处理器的多连接管理设计与实现

介绍了一种基于TCP/IP协议的可支持数千条连接的网络处理器,主要对TCP协议处理模块的多连接管理和切换做了重点的阐述.TCP协议是面向连接的协议,以往多连接的实现是将每一个连接作为操作系统的一个进程,由操作系统的进程管理程序统一进行调度.当需要将多连接用硬件来实现时,连接的切换就需要仿照操作系统的进程调度机制来进行.提出的多连接管理和切换的机制已经用Verilog HDL描述,并在Xilinx的Vertex4开发版上得到验证,结果证明此多连接管理和切换机制可以很好地支持数千条连接的同时运行,并在新型网络处理器中得到应用.     

Efficient programmable power‐of‐two scaler for the three‐moduli set {2n+p, 2n − 1, 2n+1 − 1}

Scaling is an important operation because of the iterative nature of arithmetic processes in digital signal processors (DSPs). In residue number system (RNS)–based DSPs, scaling represents a performance bottleneck based on the complexity of inter‐modulo operations. To design an efficient RNS scaler for special moduli sets, a body of literature has been dedicated to the study of the well‐known moduli sets {2ⁿ ? 1, 2ⁿ, 2ⁿ + 1} and {2ⁿ, 2ⁿ ? 1, 2ⁿ⁺¹ ? 1}, and their extension in vertical or horizontal forms. In this study, we propose an efficient programmable RNS scaler for the arithmetic‐friendly moduli set {2^n+p, 2ⁿ ? 1, 2ⁿ⁺¹ ? 1}. The proposed algorithm yields high speed and energy‐efficient realization of an RNS programmable scaler based on the effective exploitation of the mixed‐radix representation, parallelism, and a hardware sharing technique. Experimental results obtained for a 130 nm CMOS ASIC technology demonstrate the superiority of the proposed programmable scaler compared to the only available and highly effective hybrid programmable scaler for an identical moduli set. The proposed scaler provides 43.28% less power consumption, 33.27% faster execution, and 28.55% more area saving on average compared to the hybrid programmable scaler.     

基于FPGA的ASIC芯片抗辐射性能评估系统

针对航天电子控制系统对集成电路的抗辐射需求,设计了一种基于现场可编程门阵列(FPGA)的全新架构的专用集成电路(ASIC)抗辐射性能评估系统。该系统基于FPGA高性能、高速度、高灵活性和大容量的特性,不仅具备传统芯片评估系统的能力,还具备精确判定失效事件发生时刻、被测ASIC时序、内部状态及大致的内部路径位置的能力。对该系统进行单粒子翻转(SEU)辐射试验,试验结果表明,在81.4 MeV·cm²·mg^-1的线性能量转移阈值下,该系统能自动判别没有发生SEU事件。目前,该系统已成功应用于自研高可靠性ASIC芯片抗辐射性能的评估。     

基于MS-ECO的多模式多端角签收时序修复方法的研究

为了使现代超大规模数字芯片物理设计在签收阶段更快、更好地达到时序收敛,基于MS-ECO时序修复引擎,结合后端签收工具Tempus的精确度和后端实现工具Innovus的高效性,采用分布式多模式多端角时序分析,提出了一种跨平台签收阶段自动时序修复方法。在3个不同工艺的数字芯片上验证了该方法。结果表明,该方法平均能使时序违例路径减少86%,并使WNS降低72%,TNS降低89%。同时,该时序修复方法没有引入新的设计规则违例(DRV)。     

一种用于ASIC内部存储器单粒子翻转效应评估的方法北大核心CSCD

本文提出了利用存储器内建自测试(MBIST)进行专用集成电路(ASIC)内部存储器的单粒子翻转(SEU)检测方法,研究并制定了MBIST的单粒子有效性辐照注量的统计方案,最后在重离子加速器上应用该方法进行了单粒子试验验证.通过与相同结构的存储器SEU结果的对比分析,结果表明,MBIST在有效辐照注量(1.27E+7icons/cm2)下,与存储器在标准辐照注量(1E+7icons/cm2)下获得的SEU在轨错误率误差小于2倍,运用MBIST方法可以方便、准确地用于评估ASIC的存储器SEU性能指标.     

E1—VC4的SDH集成化系统设计

介绍一种SDH系统专用集成电路的设计,它可以从VC4信号中任意上下分插出多达21个E1信号,包括E1的线路编解码及数字解同步器,码速调整及去调整,VC12开销的终结及生成,TU12的指针调整及解释,VC4的合成及分解,电路设计既充分考虑ITU－T的标准,又结合实际系统设计,克服了以前电路的缺点,具有规模大,功能完善,性能优越的特点。