光折变三维信息存储器

分析光折变三维存储器的机理,探讨了光折变三维存储器的编码方式、光折变材料的选择及存储技术,阐述了其产业化进程.     

多标准视频硬件解码器的存储器地址映射方法

提出了一种支持多标准视频的存储器地址映射方法,用一个简洁的公式把视频图像映射到DDR SDRAM的存储空间.该方法兼顾运动补偿模块、去块效应滤波模块(或重建模块)和显示模块的不同需求特点,通过充分减少DDR SDRAM非读写命令的额外延时,达到较高的存储器接口效率.     

基于FPGA的CAVLC编解码器设计与实现

H．264标准在基本档次和扩展档次中采用CAVLC熵编码，完成对变换系数残差块的编码。提出一种基于FPGA的H．264标准的CAVLC编解码器，程序代码用verilog硬件描述语言编写，并在QuartusⅡ中进行了仿真验证，可以实现对每个残差块数据的编解码并将其按照宏块光栅扫描的顺序输出到存储器，因此适合于嵌入在最终的码流中。仿真结果表明此CAVLC编解码器达到H．264标准中基本档次和扩展档次level3．0的性能要求。     

珠海台网络硬盘多频道数字播控系统

叙述了以视频服务器为中心构建的网络化多频道自动播出系统的实践、见解和系统的特点。该系统着重考虑了视频服务器选型、系统可靠性、网络化控制及监控、信号共享等问题；同时，实现了多路同时上载、多路边播边上载，以及自动延时播出等功能。     

线性调频的脉冲压缩雷达视频信号仿真

利用数字方法实现线性调频的脉冲压缩雷达视频目标模拟信号具有诸多优点：信号模拟的精度高，灵活性好，幅度、相位补偿方便，可以模拟复杂情况，系统结构简单，可靠性高，可扩展性强。详细介绍了基于FPGA设计线性调频的脉冲压缩雷达视频目标模拟信号的原理、结构、具体实现以及简要的性能分析。结果表明该方案性能良好，具有现实可实现性。     

H.264变换编码与量化原理分析

详细分析了 H .2 64视频编码标准中的整数变换和量化过程。 H .2 64采用 4× 4整数变换 ,并将尺度调整融合在量化过程中 ,降低变换算法复杂度和减少乘法次数 ,相对于以前的编码标准更加有效     

经济实用的DSP电源解决方案

笔者介绍了两种低纹波的DSP电源解决方案:一为采用MAX1793和大电流EMI静噪滤波器NFM41P;二为改进的去耦p型滤波电路和大电流EMI静噪滤波器NFM41P。并对方案的特点及其实现进行了详细的解析。试验结果表明:所述方案的纹波小,仅100 mV左右;成本低,仅几十元;适用范围广,通过改变MAX1793芯片的输出电压,可将本方案移植到TI的C5000,C6000系列,且还可用于其他的脱机工作系统。     

数据增值业务在DVB中的实现

首先对DVB标准作了简单介绍，然后讨论了在数字电视系统中实现增值业务，最后给出了一个实例。     

用TMS320C6201实现H.263编译码系统

介绍了用TMS320C6201实现视频压缩编码标准H.263的编译码系统,并以编码系统为例,给出其硬件设计及软件的优化处理方法.     

Grouped Approach for the Design of H.264/AVC Motion Estimation Architectures

This letter presents a novel approach for organizing computational resources into groups within H.264/AVC motion estimation architectures, leading to reductions of up to 75% in the equivalent gate count with respect to state‐of‐the‐art designs.