全文获取类型
收费全文 | 2402篇 |
免费 | 466篇 |
国内免费 | 538篇 |
专业分类
化学 | 23篇 |
晶体学 | 7篇 |
力学 | 57篇 |
综合类 | 8篇 |
数学 | 20篇 |
物理学 | 636篇 |
无线电 | 2655篇 |
出版年
2024年 | 23篇 |
2023年 | 65篇 |
2022年 | 84篇 |
2021年 | 79篇 |
2020年 | 41篇 |
2019年 | 68篇 |
2018年 | 45篇 |
2017年 | 77篇 |
2016年 | 63篇 |
2015年 | 93篇 |
2014年 | 186篇 |
2013年 | 112篇 |
2012年 | 175篇 |
2011年 | 157篇 |
2010年 | 138篇 |
2009年 | 163篇 |
2008年 | 220篇 |
2007年 | 201篇 |
2006年 | 215篇 |
2005年 | 150篇 |
2004年 | 140篇 |
2003年 | 154篇 |
2002年 | 127篇 |
2001年 | 132篇 |
2000年 | 79篇 |
1999年 | 66篇 |
1998年 | 57篇 |
1997年 | 52篇 |
1996年 | 44篇 |
1995年 | 35篇 |
1994年 | 44篇 |
1993年 | 12篇 |
1992年 | 21篇 |
1991年 | 24篇 |
1990年 | 20篇 |
1989年 | 25篇 |
1988年 | 6篇 |
1987年 | 6篇 |
1986年 | 2篇 |
1985年 | 2篇 |
1984年 | 1篇 |
1983年 | 1篇 |
1980年 | 1篇 |
排序方式: 共有3406条查询结果,搜索用时 625 毫秒
151.
理论分析了MOSFET关态泄漏电流产生的物理机制,深入研究了栅氧化层厚度为1.4nm MOSFET传统关态下边缘直接隧穿栅泄漏现象.结果表明:边缘直接隧穿电流服从指数变化规律;传统关态下边缘直接隧穿对长沟道器件的影响大于短沟道器件;衬底反偏在一定程度上减小边缘直接隧穿泄漏电流. 相似文献
152.
在SiO2/Si(P++)衬底上制备了多层MoS2背栅器件并进行了测试.通过合理优化和采用10 nm SiO2 栅氧, 得到了良好的亚阈值摆幅86 mV/dec和约107倍的电流开关比.该器件具有较小的亚阈值摆幅和较小的回滞幅度, 表明该器件具有较少的界面态/氧化物基团吸附物.由栅极漏电造成的漏极电流噪声淹没了该器件在小电流(~10-13 A)处的信号, 限制了其开关比测量范围.基于本文以及前人工作中MoS2器件的表现, 基于薄层SiO2栅氧的MoS2器件表现出了良好的性能和潜力, 显示出丰富的应用前景. 相似文献
153.
采用低压化学气相淀积(LPCVD)非晶Si填槽工艺代替LPCVD多晶Si填槽工艺,对沟槽绝缘栅双极型晶体管(IGBT)器件的沟槽进行非晶Si回填,研究并优化了高深宽比非晶Si填槽工艺.分析了LPCVD非晶Si工艺参数如PH3体积流量和沉积时间等对LPCVD非晶Si填槽能力的影响,通过调制P掺杂浓度和优化非晶Si淀积时间,得到槽底侧壁与槽口侧壁非晶Si厚度差值为0.022 μm的基准非晶Si填槽工艺,优化了LPCVD非晶Si反复多次填槽工艺条件.结果表明,采用优化后的工艺可实现沟槽栅IGBT器件沟槽非晶Si无缝回填,器件的栅极电阻降低了0.150 Ω,漏电流降低了1.408 nA,成品率提升了0.4%. 相似文献
154.
155.
栅氧化层TDDB可靠性评价试验及模型参数提取 总被引:2,自引:2,他引:2
采用恒定电压和恒定电流试验方法对20nm栅氧化层进行了TDDB可靠性评价试验,并完成了1/E模型参数提取,给出了恒定电流应力下描述氧化层TDDB退化的统计模型,较好地解释了试验结果。 相似文献
156.
157.
本文提出了一种超低比导通电阻(Ron,sp) SOI槽栅凹漏MOSFET(TGRD MOSFET)。正向导通时,槽栅和凹漏的结构增加了导电区域,缩短了电流流经的路径,从而降低了比导通电阻。并且此结构中采用了RESURF结构提高了漂移区浓度,进一步降低了比导通电阻。当TGRD MOSFET的半个元胞尺寸为6.5μm时,它的击穿电压为97V,Ron,sp为0.985mΩ.cm2。与SOI槽栅MOSFET(TG MOSFET)和常规MOSFET(Conventional MOSFET)相比,在相同的BV下,TGRD MOSFET的Ron,sp分别地降低了46%和83%。或者在相同的Ron,sp下,与SOI槽栅槽漏MOSFET(TGTD MOSFET)相比, BV提高了37%。 相似文献
158.
在前期对双掺杂多晶Si栅(DDPG)LDMOSFET的电场、阈值电压、电容等特性所作分析的基础上,仍然采用双掺杂多晶Si栅结构,以低掺杂漏/源MOS(LDDMOS)为基础,重点研究了DDPG-LDDMOSFET的截止频率特性.通过MEDICI软件,模拟了栅长、栅氧化层厚度、源漏区结深、衬底掺杂浓度以及温度等关键参数对器件截止频率的影响,并与相同条件下P型单掺杂多晶Si栅(p-SDPG)MOSFET的频率特性进行了比较.仿真结果发现,在栅长90 nm、栅氧厚度2 nm,栅极P,n掺杂浓度均为5×1019cm-3条件下,截止频率由78.74 GHz提高到106.92 GHz,幅度高达35.8%.此结构很好地改善了MOSFET的频率性能,得出的结论对于结构的设计制作和性能优化具有一定的指导作用,在射频领域有很好的应用前景. 相似文献
159.
SOI技术和槽栅MOS新器件结构是在改善器件特性方面的两大突破,SOI槽栅MOS器件结构能够弥补体硅槽栅MOS器件在驱动能力和亚阈值特性方面的不足,同时也保证了在深亚微米领域的抑制短沟道效应和抗热载流子效应的能力.仿真结果显示硅膜厚度对SOI槽栅MOS器件的阈值电压、亚阈值特性和饱和驱动能力都有较大影响,选择最佳的硅膜厚度是获得较好的器件特性的重要因素. 相似文献
160.