可编程光学二值双轨逻辑门

基于双轨逻辑,本文提出一种可级联的并行二值逻辑门。所有十六种二值逻辑运算可以采用偏振半波相延编程来实现。也提出了用电光晶体实现实时编程的方法。本文中给出了实验结果。     

逻辑控制系统中三种控制技术分析

本文分析常用的继电控制、可编程序控制器(PLC)和正在发展、兴起的在线可编程器件CPLD／FPGA的特点及在逻辑控制中特点及应用，为正确选择三种控制方法提供一定的参考。     

CPLD应用中竞争消除的方法

本文通过对CPLD器件实际研究，仔细分析并给出了一些应用中消除竞争信号的方法，并使用了例子用以详细说明．文中所使用的程序均使用VHDL语言直接描述并编译通过，硬件编程对象为ALTERA公司的EPM7128SLl84—10，软件开发平台为MAX PLUS Ⅱ 10．0(基于WINDOWS 98)。     

MTL代数的特征定理

对于逻辑系统代数结构的研究,是一个十分重要的研究课题.近期提出的BL代数,R_0代数,MTL代数就是这个方向具有代表性的研究成果.本文讨论MTL代数的性质与结构,给出这种代数的几个特征定理,澄清这种代数与其它代数结构的关系.鉴于单位区间中由左连续t-范数诱导的剩余蕴涵与MTL代数的紧密联系,本文还考察了这种模糊蕴涵的特征性质.     

面向对象的模糊知识表达及推理

首先介绍了加权模糊逻辑及其在推理中的应用，讨论了面向对象的程序设计技术及面向对象的知识表达，提出了一种集框架、规则、过程于一体的面向对象的知识表达方法，介绍了呆推理机、方法推理机、规则推理机及元推理机的作用，并着重讨论了规则推理机的工作原理。     

VHDL逻辑综合及FPGA实现

运用ＶＨＤＬ语言描述了一个１２×１２位的高速补码阵列乘法器。重点是运用ＶＨＤＬ逻辑综合优化该乘法器，并进行了乘法器的ＸｉｌｉｎｘＦＰＧＡ实现、功能仿真和时序仿真。经选用ＸＣ４００５ＰＣ－８４－４芯片进行验证，证明了其正确性     

基于逻辑查阅表和多路开关库的现场可编程门逻辑的延时优化

早先对ＦＰＧＡ的延迟优化工作主要集中在减少关键路径中各元胞块的级数，但缺少用以控制元胞块增另的有效方法。在ＦＰＧＡ的情况下，所使用的元胞块数量也会在很大程度上影响布线后的最终延迟，因为大多数延迟是由存在的可编程互连所引起的布线延迟。中讨论了两类ＦＰＧＡ即基于查阅表的ＦＰＧＡ和基于多路开关复用器的ＦＰＧＡ的延迟优化，提出了可用于逻辑优化阶段的一种新的延迟优化方法，可以解决元胞块级数的减少与元胞块数