基于FPGA的高速FIR数字滤波器的设计

采用了分布式算法、Booth算法、Wallace树和超前进位加法器、进位选择加法器结构,以及流水线技术,基于FPGA进行了高速FIR数字滤波器的设计。以低通FIR数字滤波器为例,利用Matlab辅助滤波器设计并做了频谱特性的验证,在ISE软件上进行了功能仿真、时序仿真和综合,并给出了综合的电路框图、资源使用情况以及最高工作频率。通过运用多种优秀的快速算法及流水线技术,可以打破FPGA中缺乏实现乘累加运算有效结构的缺点,实现高速FIR数字滤波器的设计,使FPGA在数字信号处理方面有长足发展。     

高速可重组16×16乘法器的设计

介绍了一种可以完成16位有符号/无符号二进制数乘法的乘法器。该乘法器采用了改进的Booth算法，简化了部分乘积的符号扩展，采用Wallace Tree最优化的演算法、流水操作和超前进位加法器来进一步提高电路的运算速度。该乘法器可以作为嵌入式CPU内核和DSP内核的乘法单元，整个设计用VHDL语言实现。     

Beam超前地质预报技术在铜锣山隧道中的应用

Beam是一种新型的电法超前预报技术,目前在国内应用很少。文章首先介绍了Beam超前地质预报方法的工作原理,然后结合Beam在国内垫邻高速公路铜锣山隧道施工中的首次应用,对该方法的具体工作过程和预报结果进行了介绍。与地质雷达、TSP预报结果以及实际开挖情况进行对比表明,Beam对掌子面前方水体具有良好的探测效果。最后对Beam在国内的推广应用提出了建议。     

超前地质预报在隧道工程中的应用

前方地质情况不明常常给隧道施工带来危险, 为解决这一问题, 超前地质预报工作应运而生。通过长梁山隧道的工程实践, 进一步证明了开展超前地质工作的重要性。     

超前/延误排序问题的进展(英文)

近年来对超前／延误（Ｅ／Ｔ）排序问题进行了广泛的研究．本文总结了对Ｅ／Ｔ排序问题的各种研究中的一些特别领域,虽然没有覆盖所有的新成果,但对该课题有兴趣的读者提供了指导．     

岩质滑坡的时间预报与水力启动模型

摘  要  岩质滑坡发生时间的适时超前预报是一个世界性难题,之所以长期不得其解,主要是缺乏对滑坡成生机理的明晰认识和未建立正确的量化模型。本文根据我国长江三峡工程库岸和西南山区积累的大量滑坡实例调查资料并参考国外的一些研究成果,排除了地形控制论与地层控制论观点,阐明了滑坡形成的必要条件是斜坡具有易滑结构;滑坡发生的充分条件是有一定强度的诱发因素作用。故而诱发因素的动态变化对滑坡发生的时间具决定意义。
鉴于地下水诱发的岩质滑坡分布最广,为建立正确的水力启动模型,本文归纳了近代典型岩质滑坡的主要特征：（1）滑面是导水性差异最大的贯通面;（2）滑体长度大而厚度小,长厚比多在20左右;（3）滑坡前缘段先启动;（4）临滑前在前缘段有渗水、冒水或喷水现象;（5）出水宽度之和远小于前缘段总宽度。根据这些特征和水力学、水文地质学的成熟理论指出jennings（1970）等人提出的岩质斜坡稳定性模型存在下列问题：（1）未表明贯通面上岩体重力分布状况;（2）空隙水压力的分布特征与前述滑坡现象和水力学原理相悖;（3）未考虑通水率问题。然后,本文按顺向坡中的易滑超倾坡和椅状坡两个类型建立了斜坡稳定性模型和滑坡水力启动临界值（基本）计算公式。提出潜滑面的综合内摩擦角和通水率的确定方法：（1）滑坡反算;（2）对无水压滑坡滑面倾角和渗水边坡通水率进行观测统计;（3）剪切试验和简易水文地质试验;（4）物探方法。
本文还讨论了新模型的实用意义和应用范围,并对解决这类复杂地质灾害问题的研究途径发表了作者的认识,强调了积累经验的重要性。     

汽车点火超前电路

<正> 汽车发动机的点火时刻要根据发动机的工作状况进行自动调节。本文介绍一种全电子式汽车点火超前电路,其超前特性可根据不同要求进行设定。它可用来代替汽车点火控制中的机械式离心提前装置,具有特性曲线稳定、工作可靠等优点,因而可使发动机性能更优异,加速更迅速,同时还能在一定程度上降低排气污染。此电路也可用于对控制脉冲有非线性移动要求的控制装置中。     

非线性分数阶积分微分发展方程适度解的存在唯一性（英文）

本文研究一类在Banach空间中分数阶积分微分发展方程的问题,利用分数阶幂算子和解析半群理论来证明所给方程适度解的存在唯一性.并进一步给出适度解的H?lder连续性.     

激光聚变靶丸磁悬浮系统设计

为实现均匀辐照,ICF靶的无接触支撑是关键,ICF磁靶悬浮是实现无接触支撑的理想途径之一。对ICF靶的磁悬浮系统进行了初步设计,利用超前相位补偿器作为内回路改善系统的稳定性。仿真试验时,系统在初始阶段（0～10 ms）小球出现轻微振荡,之后逐渐趋于稳定,最终到达设定的目标位。悬浮系统控制曲线平滑,调节时间短,这说明ICF靶磁悬浮是可行的。     

基于FPGA的高速时钟数据恢复电路的实现

介绍了一种利用输出时钟在具有不同相位的时钟信号之间进行切换实现高速时钟恢复电路的方法。利用Altera公司Quartus软件提供的修改逻辑单元和逻辑块锁定及插入buffer的方法,消除了时钟切换产生的毛刺,弥补了不同相位时钟由于不同的传输延迟而造成的相位偏移。设计的电路实现了数字光端机要求的204．8MHz的工作频率。同时,分析了决定该电路工作频率的主要因素,通过仿真验证使用EP3C10El44C7芯片最高工作频率可以达到400MHz。