全文获取类型
收费全文 | 194篇 |
免费 | 22篇 |
国内免费 | 5篇 |
专业分类
化学 | 1篇 |
力学 | 13篇 |
综合类 | 10篇 |
数学 | 44篇 |
物理学 | 15篇 |
无线电 | 138篇 |
出版年
2023年 | 7篇 |
2022年 | 2篇 |
2021年 | 5篇 |
2020年 | 6篇 |
2019年 | 8篇 |
2018年 | 2篇 |
2017年 | 2篇 |
2016年 | 5篇 |
2015年 | 10篇 |
2014年 | 9篇 |
2013年 | 13篇 |
2012年 | 9篇 |
2011年 | 10篇 |
2010年 | 12篇 |
2009年 | 9篇 |
2008年 | 14篇 |
2007年 | 18篇 |
2006年 | 7篇 |
2005年 | 14篇 |
2004年 | 11篇 |
2003年 | 11篇 |
2002年 | 7篇 |
2001年 | 4篇 |
2000年 | 5篇 |
1999年 | 3篇 |
1997年 | 4篇 |
1996年 | 3篇 |
1995年 | 3篇 |
1994年 | 4篇 |
1992年 | 1篇 |
1991年 | 1篇 |
1989年 | 2篇 |
排序方式: 共有221条查询结果,搜索用时 656 毫秒
101.
103.
104.
量子全加器是量子计算机的基本单元,为了减少能耗,降低构造成本及物理实现难度,本文提出一种新型n位量子全加器,使用3n个CNOT(Controlled NOT)门和2n-1个Toffoli门实现n位量子加减法,采用超前进位方式,不含进位输入,通过最高溢出标志位判断加法的进位和减法的正负号,标志位不参与高低位计算,不增加电路延时,适合n位量子并行计算.随机生成4、8、16和32位数分别进行加减仿真操作,验证了全加器的正确性.该全加器量子代价较低,结构简单,有利于提高集成电路规模和集成度. 相似文献
105.
106.
107.
提出了一种千万门FPGA芯片中DSP硬核的设计。基于SMIC 65 nm CMOS工艺,以全定制技术设计实现了一个高性能的DSP硬核。DSP硬核主要包括输入输出逻辑、乘法器、XYZ选择器和模式控制单元、加法器等部分。为了提高DSP硬核的速度、面积和功耗等性能指标,采用了多种技术。通过2阶Booth编码设计,减小了50%的部分积数量;通过符号位扩展优化算法,大大减少了部分积符号扩展位,相应减少了逻辑资源和功耗;通过多种压缩器,减小了部分积加法路径上的延时,提高了乘法运算速度;通过超前进位加法器,提高了加法器运算速度。对DSP硬核进行仿真验证,并对千万门FPGA芯片进行测试。结果表明,该DSP硬核的功能和性能指标符合设计要求。 相似文献
108.
109.
110.