全文获取类型
收费全文 | 4182篇 |
免费 | 597篇 |
国内免费 | 797篇 |
专业分类
化学 | 802篇 |
晶体学 | 40篇 |
力学 | 52篇 |
综合类 | 37篇 |
数学 | 82篇 |
物理学 | 654篇 |
无线电 | 3909篇 |
出版年
2024年 | 40篇 |
2023年 | 138篇 |
2022年 | 152篇 |
2021年 | 154篇 |
2020年 | 131篇 |
2019年 | 149篇 |
2018年 | 88篇 |
2017年 | 151篇 |
2016年 | 171篇 |
2015年 | 164篇 |
2014年 | 287篇 |
2013年 | 242篇 |
2012年 | 298篇 |
2011年 | 347篇 |
2010年 | 295篇 |
2009年 | 326篇 |
2008年 | 304篇 |
2007年 | 276篇 |
2006年 | 265篇 |
2005年 | 271篇 |
2004年 | 209篇 |
2003年 | 184篇 |
2002年 | 143篇 |
2001年 | 117篇 |
2000年 | 109篇 |
1999年 | 97篇 |
1998年 | 58篇 |
1997年 | 51篇 |
1996年 | 39篇 |
1995年 | 40篇 |
1994年 | 48篇 |
1993年 | 32篇 |
1992年 | 45篇 |
1991年 | 46篇 |
1990年 | 40篇 |
1989年 | 38篇 |
1988年 | 9篇 |
1987年 | 7篇 |
1986年 | 2篇 |
1985年 | 2篇 |
1984年 | 3篇 |
1983年 | 3篇 |
1982年 | 2篇 |
1981年 | 2篇 |
1980年 | 1篇 |
排序方式: 共有5576条查询结果,搜索用时 0 毫秒
71.
多比特子DAC的电容失配误差在流水线AIX:输出中引入非线性误差,不仅严重降低AEK、转换精腰.而且通常的校准技术无法对非线性误差进行校准.针对这种情况,本文提出了一种用于16位流水线ADC的多比特子DAC电容失配校准方法.该设计误差提取方案在流片后测试得到电容失配误差.进而计算不同输入情况下电容失配导致的MDAC输出误差,根据后级的误差补偿电路将误差转换为卡乏准码并存储在芯片中,对电容失配导致的流水级输出误差进行校准.仿真结果表明.卡《准后信噪失真比SINAD为93.34 dB.无杂散动态范围SFDR为117.86 dB,有效精度EN()B从12.63 bit提高到15.26 bit. 相似文献
72.
73.
设计了一种用于射频系统的低功耗、中速中精度差分输入逐次逼近型(SAR)A/D转换器。采样完成后采用下极板对接的逻辑算法,10位SAR A/D转换器只需9位DAC即可满足其精度要求。DAC阵列采用分段电容结构,节省了芯片面积。比较器采用前置运算放大器加锁存器的结构,达到了同时兼顾速度和精度的要求。该A/D转换器芯片采用GSMC 0.13 μm 1P7M CMOS工艺制造,其核心电路尺寸为500 μm×360 μm,采用1.2 V的单电源供电。测试结果表明,当采样频率为10 MS/s,输入信号频率为2 MHz时,该SAR A/D转换器达到8.45位的有效精度,总功耗为2.17 mW;当采样频率为5 MS/s,输入信号频率为1 MHz时,该SAR A/D转换器达到8.75位的有效精度,总功耗为2.07 mW。 相似文献
74.
基于微机电系统(Micro-electro-mechanical systems,MEMS)技术的微型超级电容器是一种以微纳米结构形式实现储能的微型能量存储器件,具有高比容量、高储能密度和高抗过载能力等特点,在MEMS微电源系统、引信系统以及物联网等技术领域具有广泛的应用前景。分析了超级电容器的基本原理和种类,系统综述了MEMS超级电容器的国内外研究现状,重点讨论了基于MEMS加工技术的超级电容器制造方法和优势,从材料、结构设计、加工工艺方面分析了MEMS超级电容器存在的技术瓶颈问题,并展望了其未来的发展趋势和应用需求。 相似文献
75.
76.
利用了集成芯片AD7150完成了对微位移电容传感器的电容采样。对AD7150芯片设计了相应的外接电路,为了增强电路的抗干扰能力,加入相应滤波电路;通过单片机模拟I2C通信方式来进行AD7150的读写控制。测量结果给出了10 pF以下不同标称电容值的电容,误差在2.5%以内。初步实验结果表明,当接入双叉电容传感器探头时,电容值随测量距离的增大而增加;在不同位移量下,传感器的灵敏度不同,距离越近,灵敏度越高,最大灵敏度为686 fF/mm,给出了不同情况下的灵敏度分布,并总结了影响电容传感器工作的电路要点。 相似文献
77.
A 10-bit 30-MS/s pipelined analog-to-digital converter (ADC) is presented. For the sake of lower power and area, the pipelined stages are scaled in current and area, and op amps are shared between the successive stages. The ADC is realized in the 0.13-μ m 1-poly 8-copper mixed signal CMOS process operating at 1.2-V supply voltage. Design approaches are discussed to overcome the challenges associated with this choice of process and supply voltage, such as limited dynamic range, poor analog characteristic devices, the limited linearity of analog switches and the embedded sub-1-V bandgap voltage reference. Measured results show that the ADC achieves 55.1-dB signal-to-noise and distortion ratio, 67.5-dB spurious free dynamic range and 19.2-mW power under conditions of 30 MSPS and 10.7-MHz input signal. The FoM is 0.33 pJ/step. The peak integral and differential nonlinearities are 1.13 LSB and 0.77 LSB, respectively. The ADC core area is 0.94 mm2. 相似文献
78.
针对开关电容采样/保持(S/H)电路中由负载电容记忆效应引起的电荷共享问题进行了建模.电荷共享效应会导致运放建立幅度增加,根据所推导的运放建立总公式,得出建立幅度增加会增大对运放功耗和带宽要求,或者降低建立速度.为改善该现象,基于预充电思想和双采样技术提出了一种优化方案,能在保持原 S/H 电路速度不变时,消除电荷共享效应对运放功耗和带宽的额外要求.仿真实现的12位100Msps 双采样/保持电路证明了其有效性. 相似文献
79.
针对输入信号频率在20 Hz~24 kHz范围的音频应用,该文采用标准数字工艺设计了一个1.2 V电源电压16位精度的低压低功耗ΣΔ模数调制器。在6 MHz采样频率下,该调制器信噪比为102.2 dB,整个电路功耗为2.46 mW。该调制器采用一种伪两级交互控制的双输入运算放大器构成各级积分器,在低电源电压情况下实现高摆率高增益要求的同时不会产生更多功耗。另外,采用高线性度、全互补MOS耗尽电容作为采样、积分电容使得整个电路可以采用标准数字工艺实现,从而提高电路的工艺兼容性、降低电路成本。与近期报道的低压低功耗ΣΔ模数调制器相比,该设计具有更高的品质因子FOM。 相似文献
80.