基于IEEE-1588的高精度时钟同步系统设计

为提高高速铁路地震预警系统采集设备时间同步精度,本文设计了基于IEEE-1588的网络高精度时钟同步系统。系统利用STM32+FPGA构架搭建硬件平台,在FPGA中利用PLL延迟测量法实现高精度时间间隔测量,时间间隔测量精度达到600ps;利用PHY芯片DP83640获取网络PPS时钟,在STM32中结合卡尔曼滤波与PID算法,实现网络PPS时钟对本地时钟的校正,以及对本地PPS相位校正,最终完成同步系统的软件设计。测试结果表明：本设计时钟同步误差优于3ns,且具备长期稳定性。     

一种高精度温度补偿型实时钟电路

设计了一种与环境温度变化无关、输出时钟频率保持恒定的温度补偿实时钟电路,可实现宽温度范围内(-40~85℃)时钟精度小于±5×10-6,即年累计计时误差小于2.5 min。该电路内置32.768 k Hz音叉型石英晶体振荡器,内置温度传感器可以定时检测器件温度,采用模拟和数字校准等温度补偿的方法可大幅度提高温度补偿精度和范围。该电路出厂时已经完成全温度范围内的温度校准,客户可直接使用。     

移相全桥零电压PWM软开关电路谐振过程研究

为解决全桥硬开关电路的开关损耗问题,提高电源效率,研究了一种移相全桥软开关电路。与传统电路相比具有开关损耗小、EMI噪声低、工作频率高、电源效率高等优点。详细介绍了移相全桥电压PWM软开关电路谐振工作的全过程,最后给出了PWM软开关电路占空比丢失的原因及解决办法。     

基于改进时间序列方法的HRG输出建模预测

针对半球谐振陀螺仪的输出可能不符合时间序列分析的平稳性要求的问题,提出了一种基于经验模态分解的改进时间序列灰色预测方法,该方法将经验模态分解、时间序列建模和灰色预测结合起来。首先利用经验模态分解对陀螺仪的输出原始信号进行预处理,分解得到原始信号中包含的随机项和趋势项,然后对这些信号进行平稳性检验,根据检验结果选择时间序列分析和灰色预测对这些数据分别进行建模预测,最后将预测结果进行重构得到最终的预测值。仿真实验结果表明,该方法的预测效果比单独使用时间序列分析进行建模预测的效果要好。     

低功率场射频能量收集电路的仿真与验证

该文设计了一种低功率场射频能量收集电路,可收集中心频率为915 MHz的射频信号,并提供对外直流电源输出。该电路由阻抗匹配电路、倍压整流电路和电能存储电路组成。该文基于ADS仿真软件对电路进行设计,并对其性能进行检验,搭建了硬件电路进行实验验证。实验结果表明,当输入射频功率大于-5 dBm,整流倍压电路的负载电阻为10 kΩ时,输出电压高于0.8 V,空载时输出电压高于4.39 V;当输入功率为10 dBm,整流倍压电路的负载电阻为10 kΩ时,输出电压高达3.6 V,空载时输出电压高达7.7 V。为提高倍压整流电路输出电压,设计了谐振电路对倍压整流电路进行改进优化,并对其进行仿真实验验证。仿真实验结果表明,加入谐振回路的倍压整流电路的输出电压是传统倍压整流电路输出电压的2.5倍。该射频整流电路可用于无线传感器等低功耗电子设备的电能无线供应。     

基于系数可调FFE的10 Gb/s发送端的设计

采用SMIC 40 nm CMOS工艺,设计了一种工作在10 Gb/s的SerDes高速串行接口发送端电路,并创新性地提出了一种系数可调的FFE结构,使电路能适用于不同衰减的信道。电路主要模块为复接器、3阶FFE均衡器。复接器采用经典半速率结构,使用数字模块搭建,降低了功耗,并通过设计使采样时钟位于输入的最佳采样点,抑制了毛刺的产生。FFE均衡器采用结构简单的TSPC类型D触发器、低功耗的选择器和系数可调节抽头加法电路,使信号达到均衡效果,补偿信道的衰减。仿真结果显示,电路稳定工作于10 Gb/s,在1.1 V电源电压下功耗仅为30 mW。     

用于无线能量传输系统的微带天线设计

本文提出一种用于组成无线能量传输(Wireless Power Transmission,WPT)系统的微带天线结构,并采用基于有限元法的电磁仿真软件(HFSS)对微带天线进行3D建模.在二端口网络分析法的基础上,建立磁耦合共振无线能量传输等效电路模型,求解出系统发生频率分叉现象产生的条件以及最大效率时的频率表达式.基于以上方法,研究本文设计的微带天线传输特性,包括:系统的最优传输效率与耦合距离的关系,工作频率与耦合距离的关系,得出在能量传输距离在50cm左右时,天线的谐振频率为12.5MHz,效率可达63%.微带天线具有很大的结构优势,如与集成电路兼容,成本低,体积相对较小,且工艺相当成熟,易大规模批量生产等优势.因此该设计的平面微带天线可用于无线能量传输系统.     

基于单片机的智能电子时钟的设计与应用

电子时钟的发展日新月异,简单的系统设计将无法满足当今需求。文章所用的单片机是一种微控制器,它集多种接口于一体,包括CPU,RAM,ROM,定时器,计数器等。从功能出发,设计出一个达到各项指标符合大众需求的多功能数字时钟,它集小体积、强功能、同步按键于一体,采用C程序设计语言,能够弥补以前电子时钟的缺点。     

一款深亚微米ASIC芯片的后端设计

采用0.18μm及以下工艺设计高性能的VLSI芯片面临着诸多挑战,如特征尺寸缩小带来的互联线效应、信号完整性对芯片时序带来的影响、时序收敛因为多个设计变量的相互信赖而变得相当复杂,使芯片版图设计师需深入介入物理设计,选用有效的EDA工具,结合电路特点开发有针对性的后端设计流程。文章介绍了采用Cadence公司Soc Encounter后端工具对基于0.18μm工艺的ASIC芯片后端设计过程,分为后端设计前的数据准备、布局规划、电源设计、单元放置及优化、时钟树综合、布线等几个阶段进行了重点介绍。同时考虑到深亚微米工艺下的互联线效应,介绍了如何预防串扰问题,以及在整个布局布线过程中如何保证芯片的时序能够满足设计要求。     

基于FPGA的积分型数字锁相环的设计与实现

位同步时钟信号的提取是通信系统中的关键部分,应用数字锁相环可以准确地从输入码流中提取出位同步信号.本文简要介绍了数字锁相环的基本原理,在详细介绍了积分型超前—滞后数字锁相环的工作原理的基础上,利用VHDL语言对该系统进行了设计,给出了数字锁相环路主要模块的设计方法及仿真结果,得到了该系统的顶层电路,其中重点分析了积分型数字鉴相器的原理,给出了设计过程；并根据系统的参数进行了性能分析,最后给出了整个系统的功能仿真结果.具有一定的工程实用价值.