卷积码编码及其Viterbi译码的实现

对3G系统中定义的卷积码编码进行了分析,并以1/2卷积码为例重点讨论了编码和Viterbi译码算法的实现方案。为求系统在保持同等性能条件下可以高效率实现,对Viterbi译码实现中的留存路径更新、数据溢出处理和输出判决部分进行了优化,优化的结果使得系统的性能和效率都有提高。根据仿真结果对系统的性能进行了分析,其结果对系统的工程实现有着重要的参考价值。     

应用LPM简化CPLD器件开发的探讨

随着EDA技术的发展,数字逻辑系统的规模越来越大、集成度也越来越高,而产品的上市时间日益缩短。面对如此压力,设计者单纯地应用硬件描述语言或原理图来应付,并不是一件简单的事情。通过引入支持LPM的EDA软件工具,设计者就可以快速地设计出结构独立且硅片利用率高的产品。以基于LPM ROM设计的7段显示译码电路为例,详细阐述了应用LPM模块简化CPLD器件开发的方法。     

数字HDTV地面广播传输方法 第七讲 格状编码调制的维特比译码算法

格状编码调制（ＴＣＭ）可以在相同的频带利用率下，使信号得到２．５５～７．３７ｄＢ的编码增益，在数字通信中得到了广泛的应用。ＴＣＭ的维特比（Ｖｉｔｅｒｂｉ）译码算法是一种最大似然译码方法，它可以充分体现ＴＣＭ的优点。本文讨论了维特比译码算法的原理，并以４状态卷积码和ＨＤＴＶ地面广播中使用的ＴＣＭ－３２ＱＡＭ为例，介绍了硬判决维特比译码和软判决维特比译码算法的译码过程。     

(2,1,7)卷积码Viterbi译码器FPGA实现方案

移动通信系统标准中普遍采用卷积码作为信道编码方案。本文阐述了目前最常用的卷积码译码算法——Vit-erbi译码算法,然后给出了(2,1,7)卷积码编码电路FPGA实现方法。该方法给出了新的Viterbi幸运路径算法和高效的状态度量存储技术,可以充分利用FPGA的优势获得较好的译码结果。利用幸存路径交换寄存器模块,能有效减少存储量并降低功耗。     

存储阵列中的串扰分析及脉冲产生电路设计

在SRAM存储阵列的设计中,经常会遇到相邻信号线与电路节点间耦合引起的串扰问题。针对这个问题给出位线“间隔译码”的组织结构,有效地降低了存储器读写时寄生RC所带来的串扰。同时,针对该“间隔译码”的存储阵列结构,设计了脉冲产生电路,该电路只需要利用行地址的变化来生成充电脉冲,不仅简化了电路的规模,而且减小了读写操作时存储阵列中单元之间的串扰,提高了可靠性。     

OFDM系统下LDPC码的性能仿真

通过对LDPC码在不同调制方式下译码算法的分析，把高阶调制下的和积译码算法应用于LDPC—OFDM系统，系统中LDPC码采用目前性能最优的PEG随机构造生成，并与Turbo—OFDM系统进行比较，仿真结果表明短码长LDPC码在高码率高信噪比的情况下性能优于Turbo码。     

Turbo Code译码方法的改进

在文章中，首先介绍Turbo码的基本编译码结构和它的译码算法MAP。在此基础上，尝试对MAP算法的循环译码的后向递推的起点以及循环译码结构的最终判决条件根据实际应用情况进行改进。将译码的后向递推的起点定义为译码的前向递推的终点，并且将每一轮译码结果进行加权相加，得到最后系统输出。最后，根据MATLAB仿真的结果论证改进后的算法能减少系统的误码率。     

Turbo乘积码译码的优化研究

文章研究了Turbo乘积码译码中可靠值序列最小值和次最小值定位问题,分析比较了基于循环伪最大似然算法的TPC译码关键步骤优化的必要性,给出了一种用门电路实现的可靠值序列最小值的优化定位电路,从而提高TPC迭代译码速度。     

基于C8051F300的曼彻斯特译码的软件实现

文章介绍了C8051F300的内部硬件资源,提出一种用软件实现曼彻斯特译码的软件方案,该方案利用了C8051F300的I/O口交叉开关的配置功能,从而实现了对曼彻斯特码的译码功能,并将其应用于某无线数据接收系统.