一种应用于高速高精度模数转换器的比较器

提出了一种基于BiCMOS工艺的高速高精度时钟控制比较器.该比较器包含一级预放大器、动态锁存器及时钟控制反相器.预放大器采用正反馈放大技术保证了增益和速度,锁存器采用两个正反馈锁存器和额外的反馈环路提高了锁存的速度.基于3.3 V 0.35 μm BiMOS工艺进行了设计和仿真,结果表明该比较器可以应用于160 MS/s高精度流水线模数转换器.     

一种5位10 GHz SiGe BiCMOS比较器

SiGe BiCMOS提供了性能极其优异的异质结晶体管(HBT),其ft超过70 GHz,β>120,并具有高线性、低噪声等特点,非常适合高频领域的应用。基于SiGe BiCMOS工艺,提出了一种高性能全差分超高速比较器。该电路由宽带宽前置放大器和改进的主从式锁存器组成,采用3.3 V单电压源,比较时钟超过10 GHz,差模信号电压输入量程为0.8 V,输出差模电压0.4 V,输入失调电压约2.5 mV;工作时钟10 GHz时,用于闪烁式A/D转换器可以达到5位的精度。     

高速硅微条探测器中流水线ADC的设计与实现

基于0.13μm CMOS工艺,设计了一种应用于硅微条探测器读出电路的12-bit 80MS/s流水线模数转换器。该模数转换器采用双输入运放共享倍乘数模转换器(MDAC)结构,使运放的输入端交替连接至VCM进行复位,不需要额外时钟消除级间记忆效应。比较器的比较时刻选择在下一级底极板采样开关断开之后而运放还保持在本级输出的相位,使比较器的回踢噪声不会对下级采样信号产生影响。当输入信号在1 MHz时,电路仿真结果得到:信号噪声失真比(SNDR)为71.6 dB,无杂波动态范围(SFDR)为85.6 dB,总谐波失真(THD)为-81.8 dB,有效位数(ENOB)为11.61 bit。     

基于平衡态的动态比较器失调电压分析和设计优化

本文提出了一种基于平衡态的动态比较器失调电压分析设计技术。以两支路电压电流相等的平衡态为分析基础,通过在复位电压跳变时刻引入补偿电压的方法,逐一分析了动态比较器各晶体管参数对总体失调电压的影响,建立了失调电压的数学模型;采用Chartered 0.18um1P6M工艺对Lewis-Gray型动态比较器进行了电路和版图设计,并利用可快速提取失调电压的定步长仿真方法对其失调电压进行了仿真,结果表明所提出的分析方法可以相对准确的估算失调电压。以该分析方法为基础,本文还提出一种基于总体失调电压影响权重的晶体管分组优化方法,在保证总体面积不变的条件下,可将失调电压有效降低50%以上。经流片测试结果表明,本文所提出的分析和优化方法可应用于高速高精度系统中比较器的设计。     

富士通半导体扩充8位电机微控制器产品阵容

富士通半导体（上海）有限公司近日宣布推出3款MB95690系列产品以增强New8FX家族阵容。作为New8FX家族成员．MB95690系列产品嵌入一个DC无刷电机控制器和两个模拟电压比较器，更适用于电机控制。作为95390H系列的升级版本．该产品与95390H系列可脚对脚地兼容。样片在2012年5月下旬提供，量产产品将在2012年8月开始出库。     

一种基于迟滞比较器的锯齿波产生电路

介绍一种基于TSMC 0.18μm工艺设计的锯齿波产生电路。传统锯齿波产生电路通常以比较器为核心结构,采用恒流源充放电技术实现。为了获得更快的响应速度,设计了一款利用内部正反馈原理实现的迟滞比较器来取代传统比较器,同时改进架构,得到一种对电源电压变化不敏感,具有较高频率的锯齿波产生电路。最终通过HSpice对电路进行了仿真验证,在常温下锯齿波的频率大约为7.5 MHz;同时当电源电压在2.5~4.5 V内变化时,锯齿波的频率变化不超过0.12 MHz。     

一种用于流水线ADC的高速电压比较器

文章介绍了一种高速电压差分比较器电路，该电路采用了两级运放结构。由前置预放大级和带复位端的闩锁输出级组成。该电路采用0．18μm工艺实现，对其进行了电路原理分析和HSHCE仿真。得到的仿真结果和波形说明该比较器具有速度快、精度高、功耗低的特点，适用于流水线结构的高速模数转换器。     

一种低失调CMOS比较器设计

本文在研究各种比较器失调消除技术基础上,提出了一种用于ADC电路的高速高精度比较器失调消除技术.该比较器由主动复位和共模箝位的预放大器和输出锁存器构成,通过负反馈自适应调整比较器输入失调电压,降低了开关电容沟道电荷注入和时钟馈通对比较器精度的影响.仿真结果表明,在Chartered 0.35μm COMS工艺下,电源电压3.3V,调整后的比较器失调误差为34μV,比较速率100MHz.     

逐次逼近A/D转换器综述

从逐次逼近A／D转换器（SA-A／D）的工作原理出发，分别对其核心模块D／A转换器和比较器进行了讨论。SA-A／D转换器中的D／A转换器可分为电压定标、电流定标和电荷定标三种，重点分析了三种目前应用较多的并行电容、分段电容和RC混合结构。SA-A／D转换器中的比较器可分为运放结构比较器和锁存（latch）比较器，实际常常使用这两种结构级联的高速高精度比较器，并配合失调校准技术，达到较高精度。最后，简要总结了SA-A／D转换器的研究现状，阐述了其在精度、速度和功耗三个方面的发展状况。     

基于0.18 μm CMOS工艺的超高速比较器

给出了基于TSMC 0．18μm CMOS工艺的1．8V超高速比较器的设计方案；对比较器速度和失调进行综合，设计了一个1GHz超高速低失调比较器；通过Monte Carlo仿真，验证该比较器的失调电压分布范围为-4．5～4．5mV，并进行了版图设计。该比较器应用于低电压A／D转换器设计中，可达到6位以上的精度。