Harris算法硬件加速设计

针对序列图像实时边缘和角点检测应用需求,对Harris算法进行了硬件加速设计,提出了一种内嵌并行运算的流水线结构。采取分解简化高斯模板、流水实现复杂计算、缓存灰度数据并并行计算一阶差分及其乘积等措施提高算法的实时处理能力,减少硬件资源消耗。ModeISim仿真结果和ISE综合报告显示,与常规方法相比,该设计在性能、速度和硬件资源消耗方面均表现较好,在实时图像处理应用领域有较好的实用价值。     

Envivio：最新推出能够大幅提高效率和视频质量的点播转码器

8月23日,直播和点播多屏IP视频处理和传输解决方案行业领先的提供商Envivio宣布推出3．50版点播转码软件Envivio Muse On—Demand。这款最新版产品在内部测试中与需要硬件加速的平台相比文件到文件的转码速度提高了35％。Muse On—Demand还可以提供业界领先的视频质量,在使用客观视频质量监测工具进行的测试中。得分高出排名第二的竞争产品20％。     

基于ZYNQ的可重构卷积神经网络加速器

针对卷积神经网络中卷积运算复杂度高、计算量大及算法在CPU和GPU上计算时存在延时及功耗限制问题,从提高现有硬件平台计算速率、降低功耗角度出发,设计了一种基于ZYNQ的具有高吞吐率和低功耗的可重构神经网络加速系统.为充分利用运算资源,探索了一种卷积运算循环优化电路;为降低带宽访问量,设计了一种数据在内存中的特殊排列方式...     

基于FPGA的卷积神经网络硬件加速器设计

针对卷积神经网络(CNN)计算量大、计算时间长的问题,该文提出一种基于现场可编程逻辑门阵列(FPGA)的卷积神经网络硬件加速器。首先通过深入分析卷积层的前向运算原理和探索卷积层运算的并行性,设计了一种输入通道并行、输出通道并行以及卷积窗口深度流水的硬件架构。然后在上述架构中设计了全并行乘法-加法树模块来加速卷积运算和高效的窗口缓存模块来实现卷积窗口的流水线操作。最后实验结果表明,该文提出的加速器能效比达到32.73 GOPS/W,比现有的解决方案高了34%,同时性能达到了317.86 GOPS。     

动态深度神经网络的硬件加速设计及FPGA实现

基于现场可编程门阵列(Field Programmable Gate Array, FPGA)实现的卷积神经网络由于具有优秀的目标识别能力,广泛应用在边缘设备。然而现有的神经网络部署多基于静态模型,因此存在无效特征提取、计算量增大、帧率降低等问题。为此,提出了动态深度神经网络的实现方法。通过引入模型定点压缩技术和并行的卷积分块方法,并结合低延迟的数据调度策略,实现了高效卷积计算。同时对神经网络动态退出机制中引入的交叉熵损失函数,提出便于硬件实现的简化方法,设计专用的加速电路。根据所提方法,在Xilinx xc7z030平台部署了具有动态深度的ResNet110网络,平台最高可完成2.78×10⁴ MOPS(Million Operations per Second)的乘积累加运算,并支持1.25 MOPS的自然指数运算和0.125 MOPS的对数运算,相较于i7-5960x处理器加速比达到287%,相较于NVIDIA TITAN X处理器加速比达到145%。     

基于OpenCL的光流法对运动目标检测跟踪应用

该系统采用LK(Lucas-Kanade)光流法对摄像头捕获的运动目标实现检测和跟踪。但由于LK光流法算法冗杂,时效性差,在对实时性有苛刻要求的情况下并不适用。为解决以上问题,引入基于OpenCL(Open Computing Language,开放运算语言)的LK光流异构并行算法,而设备端采用FPGA(可编程门阵列),实现硬件加速。实验结果表明,该算法对比于普通CPU上调用OpenCV的API对图像处理,算法处理速度上实现了很高的加成,实时性也得到有效的改善。