一种基于CNN的混叠光谱解调算法及FPGA实现

为了解决光纤布拉格光栅(FBG)传感网络的光谱信号混叠问题,基于现场可编程门阵列(FPGA)提出了一种利用卷积神经网络(CNN)模型的混叠光谱信号解调算法,并对其进行硬件实现与加速。通过对模型参数进行定点数量化,压缩网络模型的存储空间,提高FPGA中DSP资源的利用率;利用循环展开和数组重排等硬件优化方法,提高了系统实时性,确定了算法的并行计算方案。研究结果表明,在100 MHz的时钟下,测试集解调精度为1.19 pm,推理速度为每帧14.96μs,光谱解调速率为60 kHz,对于FBG混叠光谱信号解调具有较高的精度和速率。     

ZG2100M：Wi—FiI／O解决方案

ZeroG Wireless公司推出基于ZG2100 Wi-Fi收发器的ZG2100M Wi-Fi I／O解决方案,该方案几乎可为任何电子器件提供Wi-Fi连接,支持2Mb／s数据传输率,具有四种不同的功率模式和快速唤醒架构。器件提供完全片上MAC、功率放大器、基带和硬件加速功能,支持WEP、WPA和WPA2。     

针对通用示波器的硬件模板极限测试应用软件

这款应用软件能够稳定保持每秒高达89000次合格／不合格模板测试的测试速率，工程师能够迅速确定其设计能否在特定极限内进行工作。该硬件加速模板测试解决方案可保持每秒100000个波形的超快速波形更新速率，大大缩短测试时间。这款新的模板极限测试应用软件（N5455A或新购示波器时附带的选件LMT）是作为所有InfiniiVision 5000、     

基于可编程硬件的有状态网络功能硬件加速架构

为了解决无状态加速器对有状态虚拟网络功能（Virtual Network Function,VNF）的加速效果较差的问题,该文提出了一种基于可编程硬件的有状态功能处理加速架构（Stateful Function Processing Acceleration Architecture,SFPA）.SFPA通过为数据平面提供有状态处理单元（Staeful Processing Unit,SPU）,将数据包处理任务卸载到数据平面上.此外,SFPA能够为多个VNF独立地分配加速资源,并采用资源分配优化算法降低硬件资源开销,提高了加速架构的灵活性.基于NetFPGA-10G平台的实验结果表明,SFPA架构下,VNF的吞吐量是采用DPDK加速时的2.9倍,是无状态硬件加速器的1.7倍;资源分配优化算法的优化率最高可达41.9%.     

市场

近日,中国电信集中采购30万部Andoid智能3G手机,中兴通讯明星新品N600举拿下80％份额,以24万部的数量成就3G智能手机中国电信采购史上第一大单。作为一款定位于普及型的零售价在千冗以内的3G智能Android21平台手机,中兴N600采用高通MSMZ627高端芯片,主频高达600M,支持3D硬件加速。     

MP3／AAC解码器中Huffman硬件加速器设计与实现

Huffman解码是感知音频解码过程的重要部分。软件实现Huffman解码运算,计算速度慢、功耗高,采用硬件实现的方法,设计并实现了一个兼容MP3与AAC标准的Huffman解码硬件加速器。采用十六叉树搜索算法．在存储空间增加不大的情况下,有效减少了Huffman码字的搜索深度,简化寻址操作,加快了搜索速度。通过直接外设访问的接口设计,该硬件加速器还可快速进行音频码流的数据读取。在XilinixFPGA上的功能和性能验证表明。该Huffman硬件加速器可成功应用于MP3和AAC解码器。     

安捷伦科技推出具有业界较大显示屏和硬件加速“搜索和导航”功能的示波器

2010年3月,安捷伦科技公司推出14款新型号的Infinii Vision7000系列示波器,这些新型示波器提供100MHz至1GHz的带宽范围,除了传统的模拟信号特征,这些示波器还新增了数字信号捕获、串行总线触发与解码功能。定制的集成电路能够执行硬件加速操作,并每秒在屏幕上显示高达100000个波形,以便设计人员捕获大量的信号细节和偶发性事件。     

DirectX新版本技术前瞻

DirectX开发小组的负责人Bachus说微软正准备在近期发布DirectX7．0第一个beta版本，而最终版将在今年夏天的中末期发布。下面是DirectX新版本的技术改进：1．DirectX70的两个最大的改进一在于支持光源硬件加速，支持变形的硬件加速和扩展。现在，DirectX的直接模式（讪mediatemode）将渲染工作交给图形芯片完成，而几何光源以及变形仍然由主CPU完成。支持变形加速的好处更大，硬件光源效果的光源数量通常被限制在8个或更少。但是象Messiah这样的游戏也许含有32或更多个光源。而相对顶点变形方面能得到的好处就多的多，但是需要小心的…     

基于图形处理器的时域有限差分算法研究

如何提高时域有限差分算法（FDTD）的运算效率一直是FDTD数值运算研究的核心问题之一。针对近年来图形处理器（GPU）运算能力的高速增长及GPU通用运算概念提出的背景,对GPU加速FDTD运算的潜力与研究现状进行了总结,并对GPU加速FDTD运算的并行实现原理进行了阐述,通过将其与其他典型硬件加速方式进行比较,指出了GPU加速具有低成本易于开发移植等特点。通过GPU加速FDTD的实例运算,初步验证了GPU运算的可行性与高速性,证实了GPU加速运算FDTD运算存在广阔应用的前景,并对现有问题进行了总结。     

归一化积相关算法并行加速方法研究及FPGA实现

归一化积相关算法在地形匹配、目标识别等图像处理中有着广泛的应用,但由于其计算过程复杂,计算实时性较差,限制了它的应用范围,本文结合FPGA在并行计算方面的优势,提出了一种归一化积相关16路并行计算方法及硬件实现架构,具有精度高、速度快的特点,并在FPGA上进行了实现,与PC机MATLAB软件和DSP芯片TS201相比,运算速度提升了上千甚至上万倍,计算精度能够达到10^-6,能够满足地形匹配及目标识别等图像处理的实时性和计算精度要求.