电视直播插播带的制作和使用

伴随着中央电视台一千平米和六百平米两大演播室的建成和投入使用，十余年来我在这里经历了难计其数的现场直播。一般人以为，所谓现场直播仅仅是现场架着几台摄像机，根据节目需要切换所摄画面连同声音一起送去播出，却不知要把节目搞好搞活，搞得五彩缤纷，搞得引人入胜，插播录像带发挥着不可低估的作用。有的节目现场观赏尚可，屏幕效果却不佳，如果先录制下来，经过剪辑加工特技处理，做成相同时长的录像带与现场演出同时放映出去就好多了。有些表演不能不说技艺娴熟，观众每每报以热烈掌声，但在推拉的摄像机镜头前却不大适应；有些高精度的表演不可能万无一失永不失手，     

现场表面拉曼光谱研究Fe-Mo合金诱导共沉积

现场表面拉曼光谱结果显示，在0．2mol·L-1Na2MoO4,pH＝4．0的溶液中，电位正于0．5V（vsSCE）时只观察到多钼酸盐的拉曼峰（940、880和450cm-1）．负于-0．5V时，出现中心位于730cm-1的宽峰．同时电极表面有蓝色膜生成．表明混合氧化态（MO（Ⅳ），MO（Ⅴ））氧化膜的形成．730cm-1的峰在-1．9V时仍然存在，说明氧化膜没有被进一步还原．在钼酸钠溶液中同时含有0．1mol·L-1FeSO4和0．2mol·L-1柠檬酸时，中间态氧化膜的拉曼峰的中心移到740cm-1．且峰强度随着电位从-1．3V负移到-1．9V而逐渐减弱并最终消失．电极表面沉积层呈银白色，说明由于Fe2 的存在，钼的中间态氧化膜的结构发生了变化，能够被进一步还原形成Fe－Mo合金，表现出诱导共沉积的特征．     

6291型热变形温度和维卡软化温度测试仪的校准及故障排除

介绍6291型热变形温度和维卡软化温度测试仪的温度校准和位移校准方法，对测试仪的一些常见故障，例如电源故障，主温度传感器故障，电加热系统控制单元故障及测试站的温度偏差较大等进行了分析，并给出了排除故障的方法。     

基于AR技术的光交箱资源校准技术

光交箱端口状态对通信网络的正常运行具有重要作用,由于光交箱内部布线杂乱,容易对端口产生排线遮挡问题,导致传统的光交箱端口图像识别操作不便。文中提出了一种基于AR技术的光交箱资源校准技术,该技术可以对实时视频自适应选取关键帧,然后对关键帧进行光交箱端口状态和文字识别,最后返回加权融合后的识别结果,并利用实时AR交互指引巡检人员处理被遮挡端口,这不仅能提升巡检人员的工作效率,还能提高实时识别准确率。将该校准技术应用到光交箱端口的智能检测中,能对光交箱的端口识别提供极大便利。     

基于自校准技术的半球谐振陀螺正交误差的辨识补偿

在静电刚度校正技术的基础上,结合自校准算法,该文提出了一种实时辨识补偿正交误差的理论模型,并在两件套平面电极的半球谐振陀螺上进行了理论仿真和实验验证。结果表明,该方法不仅适用于半球谐振陀螺的力平衡和全角两种工作模式,还适用于虚拟进动的情况。此外,该文提出的补偿方法不会影响正交环路的控制精度,且对陀螺检测和驱动电路的增益和相位误差不敏感。     

基于FPGA的Multi-h CPM高速解调系统设计与实现

多指数连续相位调制(Multi-h Continuous Phase Modulation,Multi-h CPM)作为一种高效的调制方式,具有良好的频谱效率和抗干扰能力,在卫星通信领域有着广泛的应用价值。但是Multi-h CPM的解调算法计算复杂度较高,为了实现高速数据传输能力,需要较高的硬件资源开销。因此基于现场可编程门阵列(Field Programmable Gate Array,FPGA)平台的高并行度数据处理能力,设计了一种Multi-h CPM高速解调系统,采用了软输出维特比算法(Soft Output Viterbi Algorithm,SOVA)实现了Multi-h CPM信号解调,并通过早迟门和升降频门实现了时频同步功能。为了降低算法的计算复杂度,本系统引入了倾斜相位(Tilted Phase,TP)算法和频率脉冲响应截断(Frequency Pulse Truncation,FPT)算法减少了Viterbi过程的网格状态数,降低了系统的资源开销。通过仿真和实际测试,验证了所提出的解调系统的有效性,并表明该系统具有良好的解调性能和系统稳定性。     

半导体设备运动控制系统接口设计

在多自由度纳米级运动平台的运动控制系统架构中,运动控制器和电机驱动器之间增加了运动控制系统接口的设计,用于实现光纤接口和模拟量控制接口的转换,从而完成运动平台的驱动控制。运动控制系统接口的设计主要针对光纤接口的运动控制器及常用的模拟量控制伺服或线性驱动器,适用性强。主要描述了运动控制系统接口的功能与构成、硬件设计、现场可编程逻辑门阵列（FPGA）程序设计。     

基于机器学习的FPGA电子设计自动化技术研究综述

随着后摩尔时代的来临,现场可编程门阵列(FPGA)凭借其灵活的重复可编程特性、开发成本低的特点,现已被广泛应用于物联网(IoTs)、5G通信、航空航天以及武器装备等各个领域。作为FPGA设计开发过程中所必备的手段,FPGA电子设计自动化(EDA)技术的研究在各界得到了广泛的关注。尤其是在机器学习方法的推动下,FPGA EDA工具的运行效率和结果质量(QoR)得到了很大的提升。该文首先对FPGA EDA技术与机器学习技术的概念内涵进行了简要概述,随后综述了机器学习技术在FPGA EDA高层次综合(HLS)、逻辑综合、布局与布线等各个不同阶段应用的研究现状。最后,对基于机器学习的FPGA EDA技术的发展进行了展望。以期为本领域及相关领域的专家和学者提供参考,为后摩尔时代我国集成电路产业的发展提供技术支持。     

基于分段电容阵列的改进型逐次逼近型ADC

为缩短高速模数转换器(ADC)中高位(MSB)电容建立时间以及减小功耗,提出了一种基于分段式电容阵列的改进型逐次逼近型(SAR)ADC结构,通过翻转小电容阵列代替翻转大电容阵列以产生高位数字码,并利用180 nm CMOS工艺实现和验证了此ADC结构。该结构一方面可以缩短产生高位数码字过程中的转换时间,提高量化速度;另一方面其可以延长大电容的稳定时间,减小参考电压的负载。通过缩小比较器输入对管的面积以减小寄生电容带来的误差,提升高位数字码的准确度。同时,利用一次性校准技术减小比较器的失配电压。最终,采用180 nm CMOS工艺实现该10 bit SAR ADC,以验证该改进型结构。结果表明,在1.8 V电源电压、780μW功耗、有电路噪声和电容失配情况下,该改进型SAR ADC得到了58.0 dB的信噪失真比(SNDR)。