基于FPGA的高速海量FIFO的设计

为了解决视频信号的大量存储及视频延时问题,研究了一种以DDR2 SDRAM为存储体的高速海量FIFO设计方法.该方法通过采用FPGA对DDR2 SDRAM进行控制,以状态机来描述其各种时序操作,来完成DDR2 SDRAM的命令和数据的接口,从而实现数据的正确有序的存取.另外,流水式处理的方式,也保证了输入输出数据的连续性.经过最终硬件的成型和下栽调试,验证了该方法的可行性和可靠性.该系统已经成功应用于视频的延时处理.     

基于TI C6000系列DSP的C／C＋＋程序优化技术

在现代DSP的开发中,越来越多地采用C/C++作为开发语言,而C/C++程序的优化成为DSP软件开发的重要环节.在此介绍TI C6000的软件开发流程,重点讨论C6000系列的C/C++程序优化技术,包括优化流程,C/C++代码优化方法,编写线形汇编代码优化方法等.为DSP的C/C++软件开发提供了全面的程序优化技术和方法,对实际系统的开发具有重要的现实意义.     

具有机器适用限制的分布式置换流水车间问题的模型与算法

考虑具有机器适用限制的多个不同置换流水车间的调度问题. 机器适用限制指的是每个工件只能分配到其可加工工厂集合. 所有置换流水车间拥有的机器数相同但是具有不同的加工能力. 首先, 针对该问题建立了基于位置的混合整数线性规划模型; 进而, 对一般情况和三种特殊情况给出了具有较小近似比的多项式时间算法. 其次, 基于NEH方法提出了启发式算法NEHg, 并给出了以NEHg为上界的分支定界算法. 最后, 通过例子说明了NEHg启发式算法和分支定界算法的计算过程, 并进行大量的实验将NEHg与NEH算法结果进行比较, 从而验证了NEHg算法的有效性.     

基于Stratix系列FPGA的FFT模块设计与实现

主要介绍基于现场可编程门阵列(FPGA)的微波接力通信中FFT模块的设计与实现方案.提出一种全并行流水结构,采用新一代大容量的高速Stratix系列FPGA可以在N个系统时钟之内完成N点的FFT,性能稳定、运算速度快,完全能满足信号实时处理的要求.     

一种40 MSPS 10位流水折叠分级式A/D转换器

探讨和研究基于流水线(Pipelined)技术的折叠分级式A/D转换器(ADC),理论分析了它的原理和一般结构,给出了一个具体结构的ADC框图和具体的折叠电路,并得出了实际制作的ADC的测试图。该折叠分级式ADC的输入频率可达到1 MHz,2级折叠电路产生的高2位加上子ADC产生的8位,使A/D转换器可达到10位的分辨率,采样率最大为40 MSPS。     

高速可重组16×16乘法器的设计

介绍了一种可以完成16位有符号/无符号二进制数乘法的乘法器。该乘法器采用了改进的Booth算法，简化了部分乘积的符号扩展，采用Wallace Tree最优化的演算法、流水操作和超前进位加法器来进一步提高电路的运算速度。该乘法器可以作为嵌入式CPU内核和DSP内核的乘法单元，整个设计用VHDL语言实现。     

基于FPGA／CPLD控制系统的设计方法

介绍了用FPGA/CPLD实现控制系统自顶向下的设计方法,以一个控制系统实例介绍了控制系统中小数分频的设计方法,用ALDEC公司的Active-HDL进行状态图设计,以及如何用流水设计的方法提高控制系统的运行速度。     

TCAM快更新高速路由查找算法与实现

常用的单步TCAM路由查找方案要求转发表的存储必须按前缀长度相对地址降序排列,这种与地址关联的排序操作影响表项的更新速度和路由查找流程的连续性。本文提出并实现了一种独特的对前缀范围对分搜索的IPv4五步TCAM流水查找方法。突出特点是转发表不需排序,查找速率高,表覆更新快,查表连续性好,可满足IPv4核心路由器双OC-768（40Gbps）端口、48B包的线速转发。     

基于伯努利定理的流水法测量水流速度

对于侧壁有孔的敞口瓶,瓶中水流出的时间与出水口处的压强存在定量关系,根据伯努利定理,水管中的水流速度与压强也存在定量关系.结合上述定量关系,提出了通过测量敞口瓶中水流出的时间来测量水管中水流速度的方法——流水法.制作测试瓶,运用加氧泵搭建测试系统测量了水流速度,推导出敞口瓶中水流出时间与水管中水流速度的定量关系.     

DReAC:一种新型动态可重构协处理器

本文提出了一种应用于数据并行和高密度计算任务的新型动态可重构协处理器——DReAC.DReAC可以独立地以并行或流水工作模式重构协处理器内部数据路径,完成主处理器分配的任务.DReAC由全局控制器、计算阵列和阵列数据缓冲区三部分组成.文中简要介绍了DReAC系统模型,并使用该模型模拟了部份典型算法在DReAC中的实现.仿真结果表明,在典型的多媒体和信号处理应用中,DReAC能够达到通用处理器的10倍以上的速度,甚至在某些应用中远优于其他可重构处理器的性能.