利用单片机和CPLD实现直接数字频率合成(DDS)

与传统的频率合成方法相比，DDS合成信号具有频率切换时间短，频率分辨率高，相位变化连续等诸多优点，使用单片机灵活的控制能力以及良好的人机对话功能与CPLD器件的高性能，高集成度相结合，可以克服传统DDS设计中的很多不足，从而设计开发出性能优良的DDS系统。     

一种基于DBF雷达体制的最小软件化综合处理机设计

本文提出了一种基于数字波束形成(Digital Beam Forming,DBF)雷达体制的最小软件化综合处理机设计.采用国产化的模数转换器(Analog-to-digital converter,ADC)、直接数字式频率合成器(Direct Digital Synthesizer,DDS)、现场可编程逻辑门阵列(Fi...     

一种循环流水阵列架构

描述了一种基于循环流水计算的阵列架构（PLAA）,该阵列架构能够工作在基于AHB协议的总线接口上,通过与ARM处理器指令通信,达到辅助主处理器进行大规模密集计算的目的。描述了这一处理器的结构,并着重介绍了二维DCT算法在PLAA中的映射与实现。仿真结果显示,PIAA能达到7倍以上于通用处理器的性能,并在实现复杂度、运行效率与通用性中达到一个权衡。     

基于DSP的宽带雷达多片流水分段脉压处理平台设计

讨论了雷达实时信号处理过程中的分段脉压实现问题,研究了基于DSP的多片流水分段脉压并行处理算法,给出了总的脉压时间和参与多片流水的DSP数量的计算公式。基于某宽带雷达回波,在研究了不同分段脉压点数性能的基础上,设计实现了基于4片ADSP-TS101芯片的高性能并行DSP硬件平台,得出了相应的实验结果。     

三值光学计算机中SJ-MSD加法器的设计与实现

本文介绍三值光学计算机的一种新型并行加法器—SJ-MSD加法器的设计与实现.介绍判断一组三值逻辑变换能够实现并行无连续进位二进制MSD数加法的充分条件(沈氏充分性定理).给出了构成SJ-MSD加法器的五个三值逻辑变换:S1、S2、J1、J2和J3(简称SJ变换),及其操作规则(简称SJ规则),并依据沈氏充分性定理推证了...     

一种流水型40 MSPS高速采样保持器

通过理论分析和实验仿真,提出了一种流水型高速采样保持器电路(S/H)。采用4个采样率为10 MSPS的S/H,构成一个流水型电路结构的S/H,采样率达到40 MSPS。文章提出的电路结构,在一定程度上解决了采样速率与精度的矛盾关系,可以在组合S/H精度等同于单个S/H精度的前提下,将组合S/H采样速率提高到单个S/H的数倍。     

VelociTI体系结构及其软件开发

文章简要介绍了一种典型VLIW DSP结构-TL的VelociTTTM体系结构和软件开发的一般流程，并结合具体实例着重论述了在该体系结构下进行软件优化的主要方法。从这些典型例子中可以看出，在高速DSP系统下软件优化起着举足轻重的作用。     

飞行参数实时采集系统的设计与实现

为了准确获取实时的飞行参数,提出了一种以FPGA为核心的多路数据采集系统设计。描述了系统硬件设计,通过VerilogHDL语言设计有限状态机完成流水采样以及FPGA与DSP数据通信,并用Modelsim对各设计模块进行仿真。实验证明这种设计方法简化了系统的硬件电路复杂性,使整个采集系统具有灵活高效的特点。