全文获取类型
收费全文 | 1990篇 |
免费 | 464篇 |
国内免费 | 227篇 |
专业分类
化学 | 3篇 |
力学 | 2篇 |
综合类 | 2篇 |
数学 | 4篇 |
物理学 | 187篇 |
无线电 | 2483篇 |
出版年
2024年 | 32篇 |
2023年 | 116篇 |
2022年 | 154篇 |
2021年 | 136篇 |
2020年 | 94篇 |
2019年 | 98篇 |
2018年 | 47篇 |
2017年 | 75篇 |
2016年 | 72篇 |
2015年 | 71篇 |
2014年 | 92篇 |
2013年 | 105篇 |
2012年 | 130篇 |
2011年 | 126篇 |
2010年 | 123篇 |
2009年 | 106篇 |
2008年 | 102篇 |
2007年 | 82篇 |
2006年 | 65篇 |
2005年 | 50篇 |
2004年 | 55篇 |
2003年 | 47篇 |
2002年 | 52篇 |
2001年 | 57篇 |
2000年 | 60篇 |
1999年 | 46篇 |
1998年 | 37篇 |
1997年 | 44篇 |
1996年 | 59篇 |
1995年 | 46篇 |
1994年 | 41篇 |
1993年 | 27篇 |
1992年 | 17篇 |
1991年 | 107篇 |
1990年 | 44篇 |
1989年 | 54篇 |
1988年 | 7篇 |
1987年 | 3篇 |
1985年 | 2篇 |
排序方式: 共有2681条查询结果,搜索用时 15 毫秒
91.
92.
93.
94.
95.
针对未来智能驾驶和无人驾驶对毫米波传感器多模式、多场景感知需求,设计并实现了一种77GHz多模毫米波雷达收发机芯片。芯片采用65nm CMOS工艺,集成了3路雷达发射机和4路接收机、调频连续波(FMCW)波形发生器、模数转换器以及高速数据接口等电路。利用交叉耦合中和电容技术提升了CMOS工艺上毫米波低噪声放大器、毫米波片上功放等电路性能,采用两点调制锁相环技术提升了FMCW信号带宽和调制速率。收发机的发射功率、波形样式、接收增益和带宽等参数具有较好的可配置性,满足未来多模式、小型化和低成本汽车雷达传感器需求。芯片测试结果显示,在76~81GHz频率范围内,接收机实现50dB的增益控制,最小噪声系数11dB,FMCW信号调频带宽达4.2GHz,调制速率达233MHz/μs,线性度优于0.1%,-45~+125℃全温范围内发射机典型输出功率大于13dBm。 相似文献
96.
陈述了一个基于单端共栅与共源共栅级联结构的超宽带低噪声放大器(LNA).该LNA用标准90-nm RFCMOS工艺实现并具有如下特征:在28.5~39 GHz频段内测得的平坦增益大于10 dB;-3 dB带宽从27~42 GHz达到了15 GHz,这几乎覆盖了整个Ka带;最小噪声系数(NF)为4.2dB,平均NF在27 ~ 42 GHz频段内为5.1 dB;S11在整个测试频段内小于-11 dB.40 GHz处输入三阶交调点(IIP3)的测试值为+2 dBm.整个电路的直流功耗为5.3 mW.包括焊盘在内的芯片面积为0.58 mm×0.48 mm. 相似文献
97.
98.
下一代接入网需要实现高带宽和低成本的便携性,基于宽带光通信和无线接入的无缝融合的毫米波光载无线(RoF)通信技术被认为是一个很有前景的解决方案。但是由于其实现成本较高,需要对其系统结构进行相应优化。在毫米波光产生部分,光外差法可利用低频信号源产生高频的毫米波信号,同时采用对半导体激光器的注入锁模可以提高其利用效率。在下行链路中,使用单边带调制可以提高光传输距离,而基于注入锁模半导体激光器的单模调制(单边带调制)是一种较为简单的方案;上行链路中,采用对于光外差信号的调制,可以实现上行毫米波信号的直接光学下变频,从而简化中心站接收机系统结构。在波分复用毫米波光载无线双向系统中,利用上下链路的波长重用可以节省波长资源,提高系统使用效率。 相似文献
99.
100.
A 6-bit 4 GS/s, high-speed and power-efficient DAC for ultra-high-speed transceivers in 60 GHz band millimeter wave technology is presented. A novel pseudo-thermometer architecture is proposed to realize a good compromise between the fast conversion speed and the chip area. Symmetrical and compact floor planning and layout techniques including tree-like routing, cross-quading and common-centroid method are adopted to guarantee the chip is fully functional up to near-Nyquist frequency in a standard 0.18 #m CMOS process. Post simulation results corroborate the feasibility of the designed DAC, which can perform good static and dynamic linearity without calibration. DNL errors and INL errors can be controlled within 4-0.28 LSB and 4-0.26 LSB, respectively. SFDR at 4 GHz clock frequency for a 1.9 GHz near-Nyquist sinusoidal output signal is 40.83 dB and the power dissipation is less than 37 roW. 相似文献