一种高精度片内电阻校准电路设计

设计了一种适用于40 Ω~100 Ω内调节的高精度片内电阻校准电路,该电路可精确调整因工艺波动产生变化的片内电阻阻值。片内电阻校准电路采用模数混合控制方法,即以片外电阻为基准,采用高精度回滞比较器比较片内和片外电阻转换的电压值,采用自适应控制电路精确调整电阻阵列开关,使得片内电阻的阻值与片外基准电阻的阻值相等。电路基于40 nm CMOS工艺进行设计,仿真结果表明,比较器的电压比较阈值最小为2 mV,电路实现40 Ω~100 Ω内电阻阻值可调节,校准误差小于2%。     

基于比较器亚稳态抑制技术的8位320 MS/sSAR ADC

提出一种比较器亚稳态抑制技术,并将其应用于一个8位320 MS/s 的逐次逼近型模数转换器(SAR ADC)。该技术抑制了比较器在高速工作情况下可能出现的亚稳态现象,从而降低了比较器出现错误结果的概率。同时,提出一种转换时间复用技术,使ADC能在转换与采样模式之间快速切换。与传统技术相比,随着工艺角、电源电压和温度(PVT)的变化,ADC的采样时间会被最大化。基于65 nm CMOS工艺,设计了一种8位320 MS/s SAR ADC。芯片测试结果表明,在1 V电源电压下,功耗为1 mW,信号噪声失真比(SNDR)>43 dB,无杂散动态范围(SFDR)>53.3 dB。SAR ADC核的芯片面积为0.021 mm²,在Nyquist采样率下,优值为29 fJ/step。     

一种应用于EEPROM读出放大器的设计

读出放大器是电可擦除非易失性存储器(EEPROM)中的关键模块,其读取速度决定了EEPROM的操作频率。基于国内先进的0.18μm工艺,对EEPROM放大器的基准电流源和比较器进行了分别设计,测试结果显示读出放大器的响应时间小于70 ns,可满足10 MHz的EEPROM存取速度的要求。     

运放电路在测试系统中的应用

硬件芯片的功能、可靠性和稳定性至关重要,使得硬件测试越来越受到重视。在测试过程中为提高测试的精度和稳定性,会在测试芯片外围电路的基础上根据不同芯片的测试难点增加测试辅助电路,运放电路是其中较为常见的测试辅助电路。根据各运放电路的特点与功能,分别描述和研究了在遇到测试难点时运算放大器、电压跟随器和电压比较器在测试系统中的应用,从而有效提高了测试精度。     

音响运放怎么玩（下）——热门运放在发烧音响器材中的使用

17．AD712J精密高速FET构成双运放 【简介】AD712是一款精密高速的运算放大器，有着极高的性价比。它采用先进的激光晶圆调整制造技术，具有极低的失调电压和失调电压漂移特性。利用这些性能优势，用户可以轻松升级采用老型号FET输入运放的现有电路设计。     

带ADC,PWM和比较器的单片机——EM78P458

本文概要介绍了ＥＭ７８Ｐ４５８单片机的主要性能特点，并给出了该单片机的Ａ／Ｄ转换器、脉宽调制器（ＰＷＭ）和比较器的用法。     

具备低静态电流的16V运算放大器

MCP6H01和MCP6H02（MCP6H01／2）具有12MHzN增益带宽积和从3．5～16V的电源电压。这两款器件还具有135μA（典型值）的低静态电流、3．5mV（最大值）的输入失调电压、100dB（典型值）的共模抑制比（CMRR），以及102dB（典型值）的电源抑制比（PSRR）。