全文获取类型
收费全文 | 652篇 |
免费 | 74篇 |
国内免费 | 32篇 |
专业分类
综合类 | 5篇 |
物理学 | 12篇 |
无线电 | 741篇 |
出版年
2024年 | 3篇 |
2023年 | 10篇 |
2022年 | 16篇 |
2021年 | 16篇 |
2020年 | 13篇 |
2019年 | 18篇 |
2018年 | 3篇 |
2017年 | 11篇 |
2016年 | 19篇 |
2015年 | 16篇 |
2014年 | 39篇 |
2013年 | 30篇 |
2012年 | 59篇 |
2011年 | 71篇 |
2010年 | 51篇 |
2009年 | 39篇 |
2008年 | 65篇 |
2007年 | 45篇 |
2006年 | 37篇 |
2005年 | 31篇 |
2004年 | 23篇 |
2003年 | 25篇 |
2002年 | 21篇 |
2001年 | 21篇 |
2000年 | 5篇 |
1999年 | 6篇 |
1998年 | 11篇 |
1997年 | 13篇 |
1996年 | 6篇 |
1995年 | 3篇 |
1994年 | 8篇 |
1993年 | 4篇 |
1992年 | 4篇 |
1991年 | 3篇 |
1990年 | 7篇 |
1989年 | 6篇 |
排序方式: 共有758条查询结果,搜索用时 15 毫秒
111.
112.
Farhana Sarder 《中国集成电路》2020,(1):56-58
零漂移运算放大器是一种特殊形式的运算放大器,适用于精密应用。在这些应用中,由于差分输入信号非常小,输入引脚上的任何偏移都可能在输出端引起严重误差。除了具有低输入的失调电压外,这些专用的运算放大器还可以在较广的温度和时间范围内具有高共模抑制比(CMRR)、高电源抑制比(PSRR)、高开环增益和较低的漂移等特性。 相似文献
113.
114.
115.
AD827高速运放的基础设计的高速,高精度,低漂移,宽频带偏转放大器,其开环增益优于130db。本文给出偏转放大器的框图和输入输出关系,以及消除失调电压的相关计算。 相似文献
116.
设计了一种基于HHGrace 0.35μm BCD工艺的低延时低功耗电压型静态脉冲宽度调制(Pulse Width Modulation, PWM)比较器,主要应用于高频低功耗的开关电源系统。设计中包含动态尾电流源和改进型正反馈放大器,以改进传统跨导放大器(Operational Transconductance Amplifier, OTA)型比较器高延迟和高功耗等问题。仿真结果表明:在1.2~5.0 V供电电压范围内稳定工作,最大上升沿延时35 ns,最大下降沿延时41 ns,支持6 MHz开关频率的系统,比较精度8 mV,失调电压439μV,静态功耗仅为2.5μA(1.2 V供电)和4.4μA(5.0 V供电)。 相似文献
117.
异步集成电路标准单元的设计与实现 总被引:1,自引:1,他引:0
设计异步集成电路时,常用的异步标准单元的分类、电路设计方法和电路结构.详细介绍了C单元和异步数据通路的设计与实现,提出了一种异步实现结构的异步加法单元、异步比较单元和异步选择单元电路.利用设计的异步标准单元构成了一个适用于Viterbi解码器的异步ACS(加法器一比较器一选择器),并通过0.6μmCMOS工艺进行投片验证.当芯片工作电压为5V,工作频率为20MHz时的功耗为75.5mW.芯片的平均响应时问为19.18DS,仅为最差响应时间23.37ns的82%.从而验证了异步标准单元的正确性和异步电路在性能方面较同步电路存在的优势. 相似文献
118.
具有带隙结构的迟滞比较器电路设计 总被引:1,自引:1,他引:0
基于LED驱动的微功耗DC—DC转换器,针对低压高稳定性的要求设计了一款具有带隙结构的迟滞比较器电路,它的最低输入电压为1.2V,其核心电路有带隙基准比较器、射极跟随器和迟滞比较器。整个电路采用Bipolar工艺设计,利用HSpice软件对所设计的电路进行了仿真与验证。结果表明,迟滞比较器的迟滞电压为8mV,翻转门限电压随输入电压和温度的变化均很小。 相似文献
119.
设计了一种低温漂CMOS基准电压源,应用于LED驱动芯片中.采用基本的带隙基准电压源原理,并对结构进行了改进,减小了失调电压对输出的影响,同时可以提供多路输出,满足LED驱动芯片中多个基准电压的需求.基于CSMC 0.5μm CMOS工艺对所设计电路进行了模拟仿真.常温(25℃)下,电源电压为4V时电路具有稳定的三路输出:200mV、600mV和1V,温度在-45~85℃变化时,温度系数为16.9ppm/℃,PSRR大于-70dB@1kHz. 相似文献
120.
基于FPGA的二取二总线数据比较器实现联锁逻辑运算的两块CPU板总线数据的实时校核。在两条总线数据比较一致且总线数据的CRC校核通过时两个FPGA分别输出互为反相的动态脉冲,板上驱动电路输出信号控制板外供电继电器对联锁系统驱动单元供电,否则通过停止输出动态脉冲在50ms内切断供电继电器。出现校核错时FPGA将比较不一致的两个数据及在对应数据包中的位置等信息反馈给对应CPU板,便于故障分析。通过监测回读信号实现板上驱动电路的实时检测,在驱动电路出现硬件故障时可导向安全。该比较器遵循EN50128,EN50129和EN50126标准流程开发,已通过欧标SIL4级安全认证。 相似文献