全文获取类型
收费全文 | 650篇 |
免费 | 74篇 |
国内免费 | 32篇 |
专业分类
综合类 | 5篇 |
物理学 | 12篇 |
无线电 | 739篇 |
出版年
2024年 | 3篇 |
2023年 | 10篇 |
2022年 | 16篇 |
2021年 | 15篇 |
2020年 | 12篇 |
2019年 | 18篇 |
2018年 | 3篇 |
2017年 | 11篇 |
2016年 | 19篇 |
2015年 | 16篇 |
2014年 | 39篇 |
2013年 | 30篇 |
2012年 | 59篇 |
2011年 | 71篇 |
2010年 | 51篇 |
2009年 | 39篇 |
2008年 | 65篇 |
2007年 | 45篇 |
2006年 | 37篇 |
2005年 | 31篇 |
2004年 | 23篇 |
2003年 | 25篇 |
2002年 | 21篇 |
2001年 | 21篇 |
2000年 | 5篇 |
1999年 | 6篇 |
1998年 | 11篇 |
1997年 | 13篇 |
1996年 | 6篇 |
1995年 | 3篇 |
1994年 | 8篇 |
1993年 | 4篇 |
1992年 | 4篇 |
1991年 | 3篇 |
1990年 | 7篇 |
1989年 | 6篇 |
排序方式: 共有756条查询结果,搜索用时 797 毫秒
11.
该文通过对电流型CMOS电路的阈值控制引入了多值电流型比较器。与2值逻辑电路相比,多值逻辑电路的单条导线允许更多的信息传输。相较于电压信号,电流信号易实现加、减等算术运算,在多值逻辑的设计上更加方便。同时提出了基于比较器的4值基本单元设计方法,实现了4值取大、取小以及反向器的设计,在此基础上设计实现了加法器和减法器。该设计方法在2值、3值以及n值逻辑上同样适用。实验结果表明所设计的电路具有正确的逻辑功能,较之相关文献电流型CMOS全加器有更低的功耗和更少的晶体管数。 相似文献
12.
提出了一种由改进的前置差分运算放大器和差分式锁存器构成的高频、高速、低失调电压的动态比较器。前置预差分放大器采用PMOS交叉互连的负载结构,提升差模增益,进而减小输入失调。后置输出级锁存器采用差分双尾电流源抑制共模噪声,改善输出级失调,并加速比较过程。采用一个时钟控制的开关晶体管替代传统复位模块,优化版图面积,在锁存器中构建正反馈回路,加速了比较信号的复位和输出建立过程。采用65 nm/1.2 V标准CMOS工艺完成电路设计,结合Cadence Spectre工艺角和蒙特卡洛仿真分析对该动态比较器的延时、失调电压和功耗特性进行评估。结果表明,在1.2 V电源电压和1 GHz采样时钟控制下,平均功耗为117.1 μW;最差SS工艺角对应的最大输出延迟仅为153.4 ps;1 000次蒙特卡罗仿真求得的平均失调电压低至1.53 mV。与其他比较器相比,该动态比较器的电压失调和高速延时等参数有明显优势。 相似文献
13.
为缩短高速模数转换器(ADC)中高位(MSB)电容建立时间以及减小功耗,提出了一种基于分段式电容阵列的改进型逐次逼近型(SAR)ADC结构,通过翻转小电容阵列代替翻转大电容阵列以产生高位数字码,并利用180 nm CMOS工艺实现和验证了此ADC结构。该结构一方面可以缩短产生高位数码字过程中的转换时间,提高量化速度;另一方面其可以延长大电容的稳定时间,减小参考电压的负载。通过缩小比较器输入对管的面积以减小寄生电容带来的误差,提升高位数字码的准确度。同时,利用一次性校准技术减小比较器的失配电压。最终,采用180 nm CMOS工艺实现该10 bit SAR ADC,以验证该改进型结构。结果表明,在1.8 V电源电压、780μW功耗、有电路噪声和电容失配情况下,该改进型SAR ADC得到了58.0 dB的信噪失真比(SNDR)。 相似文献
14.
15.
16.
董胜礼 《内蒙古广播与电视技术》2014,(3):89-90
文章简要介绍ZT-G1kW-111全固态中波广播发射机继电器控制板工作原理,同时对该板出现的故障进行了分析处理。 相似文献
17.
18.
19.
20.