一种BJT可调电流控制振荡器的设计

提出了一种基于双极工艺的低成本振荡器电路结构,该振荡器电路利用系统内部参考电压和外接电阻产生的电流信号对电容进行充放电,通过调节外接电阻大小,调节电容充电电流大小,使振荡器频率可以连续调节.通过使用上华1um 36v BJT工艺库进行了仿真,验证了振荡器频率在35kHz～135kHz内可调,使振荡频率受温度、电源电压以...     

简易数字钟制作

为了让学生对数字逻辑电路的应用有更加深入的了解,主要应用分频器和数字钟专用集成电路设计制作了简易数字钟电路.通过分析数字电子钟的电路工作原理,使学生加深对分频器和数字钟专用集成电路的理解;通过数字钟电路的模块化设计,可以提高学生应用数电进行简单电路设计的能力.实践证明,通过对数字电子钟的实际制作,能够进一步强化学生的动...     

基于IEEE802.16d系统的简易信道估计算法

提出了基于IEEE802.16d标准的当信道的响应大于循环前缀(CP)时一种简易的信道估计算法。利用系统前导的特殊时域结构,在不增加系统实现复杂度的基础上就可以很好地消除由于循环前缀不足而带来的ICI和ISI的干扰。仿真结果表明该方法可以满足IEEE802.16d在高速非视距环境下对信道估计的性能要求,该研究结果对高传输速率的信道信息估计有较大的参考价值。     

1.2V低功耗时钟发生器设计

基于整数分频锁相环结构实现的时钟发生器,该时钟发生器采用低功耗、低抖动技术,在SMIC 65 nm CMOS工艺上实现。电路使用1.2 V单一电源电压,并在片上集成了环路滤波器。其中,振荡器为电流控制、全差分结构的五级环形振荡器。该信号发生器可以产生的时钟频率范围为12.5～800MHz,工作在800 MHz时所需的功耗为1.54 mW,输出时钟的周期抖动为:pk-pk=75 ps,rms=8.6 ps;Cycle-to-Cycle抖动为:pk-pk=132 ps,rms=14.1 ps。电路的面积为84μm2。     

用于认知无线电的自适应双模跳频OFDM系统

认知无线电感知的空闲频谱具有非连续、非均匀特性,对认知无线电物理层实现提出挑战。跳频正交频分复用技术(Orthogonal Frequency Division Multiplexing,OFDM)兼具跳频与OFDM二者优势,适用于宽带无线传输。提出一种自适应双模跳频OFDM系统,即把射频跳频OFDM与基带跳频OFDM相结合,根据频谱感知信息和基带处理能力自适应地在2种模式间切换,给出系统的设计规则和实现流程。分析表明该系统可提高非连续、非均匀空闲频谱的利用率,是一种可行的认知无线电物理层实现机制。     

OFDM信号码片时宽与符号长度估计

OFDM技术以其可对抗频率选择性衰落、高频谱利用率等优点,日益广泛应用于军用和民用领域,同时也给信号侦察、频谱管制带来了一定的挑战。在研究OFDM信号循环谱特性的基础上,基于循环相关的方法对其码片时宽和符号长度进行参数估计,通过实验仿真验证了估计算法的有效性和实际应用的可行性,可在数字侦察处理硬件平台予以实现,为以第三方的身份对OFDM通信信号进行侦察接收提供算法支持,有广泛的应用价值。     

基于FPGA的数字正交上变频研究与实现

本文详细的介绍了数字正交上变频技术中各个模块的工作原理,并根据具体的理论参数值分析,提出了基于FPGA的数字正交上变频系统的设计方案.本方案是在实验室原有的模拟调制的发射平台上,用数字正交上变频器件AD9957取代原系统中的模拟调制发射机.给出本设计中的硬件结构框图、软件流程图和时序控制图,详细介绍了系统的工作原理和流程.     

基于多相子载波生成和高增益射频振荡器的高数据率超宽带调频发射机

描述了高数据率超宽带调频(FM-UWB)发射机的系统结构和电路设计.该发射机采用内含8相环形振荡器的有限模小数分频型锁相环(PLL)生成频率键控正弦波信号,以降低子载波频率和噪声.该环形振荡器输出的差分正弦波信号直接调制高增益射频(RF)环形振荡器,生成带宽为2 GHz且满足UWB频谱掩膜的信号.在65 nm TSMC...     

利用训练序列的OFDM系统定时同步算法

在OFDM系统中,定时同步的好坏严重影响到接收端的接收。通过对各种已有定时同步方法的分析,利用CAZAC序列的良好特性,提出一种基于CAZAC训练序列的定时同步方法。改进后的算法能够很好地改善原有经典算法的峰值平台及测量不精确的问题。通过高斯白噪声信道仿真,证明了改进算法在定时同步方面较经典算法有明显提高。