基于触发行为的J、K激励函数的最小化技术

以JK触发器为例,提出了一种基于触发器行为的J、K激励函数的最小化技术.通过其与目前国内教科书中介绍的基于触发器次态函数最小化技术的对比与分析,证明了新的最小化技术是一种更行之有效的求最小化J、K激励函数的方法,对简化时序电路结构具有实用意义.     

测试向量中未确定位对测试功耗优化的影响

文章通过调整测试向量未确定位的数目，来考虑测试向量中未确定位对测试功耗优化的影响。ISCAS85和ISCAS89电路集的实验结果表明：无论对于组合电路还是时序电路，随着测试向量中未确定位数目的增加，未优化测试功耗有明显的降低，同时对于本文所考察的三种测试功耗优化方法，它们的优化效果均有明显的改善，其中海明距离优化方法的优化效果改善最大，当未确定位数目增加到90％以上时，可以用海明距离优化方法替代另外两种耗时的优化方法，直接到CMOS VLSI时序电路测试功耗进行优化。     

GA—BASED MAXIMUM POWER DISSIPATION ESTIMATION OF VLSI SEQUENTIAL CIRCUITS OF ARBITRARY DELAY MODELS

In this paper,the glitching activity and process variations in the maximum power dissipation estimation of CMOS circulits are introduced.Given a circuit and the gate library,a new Genetic Algorithm (GA)-based technique is developed to determine the maximum power dissipation from a statistical point of view.The simulation on ISCAS-89 benchmarks shows that the ratio of the maximum power dissipation with glitching activity over the maximum power under zero-delay model ranges from 1.18 to 4.02.Compared with the traditional Monte Carlo-based technique,the new approach presented in this paper is more effective.     

基于PIC16F877的DNB电源系统时序发生器的研究与设计

介绍了一种可以提供多路输出可控周期和脉宽的脉冲时序电路,采用了PIC16F877单片机简化了复杂的电路结构,并给出了外围的硬件电路和单片机的程序设计.为满足设计要求,脉冲时序电路采用两种设定方式:本机所带的小键盘设置和上位机通过RS485通讯口对其进行设置.     

采用组合时钟的异步时序‘电路分析和设计

本文根据电路中采用的触发器的不同敏感沿,提出采用组合时钟的异步时序电路的设计和分析方法.     

基于时间窃取的数字电路时序优化方法

在大规模数字集成电路设计中,时序分析是签核(Signoff)的关键一环,目前电路设计中主要通过关键路径优化使电路时序达到要求,但这类方法可能会使电路结构发生改变,电路版图也要进行大量更改,延长了芯片设计周期.为能快速解决电路时序修正问题,提出了一种基于动态电路设计思想的时移触发器,此触发器去除了建立(Setup)时间,基于SMIC40 nm工艺完成电路设计和仿真,进行了触发器标准单元版图绘制,通过合理分配参数,时序参数优于标准单元库中的D触发器.不同工艺角(Process,Voltage,Temperature,PVT)仿真表明,在典型情况下,时移触发器相比于SMIC40 nm标准单元库中相同驱动能力的D触发器输出响应时间加速比达到188.6%.结合所设计的时移触发器和时间窃取(Timing Borrow)方法,分析了数字电路中时序分配情况,所设计的触发器可应用于工程更改计划(Engineering Change Order,ECO)阶段进行数字电路时序修复和优化,可减少时钟树和逻辑电路调整,有效缩短数字电路芯片设计周期.     

基于Hopfield网络的时序电路测试方法探析

针对时序电路置初态难的问题,提出了利用假想思想把时序电路转化为组合电路的方法,并结合时序电路的特点来实现测试矢量。发现利用EDA工具软件仿真正常电路的波形。可很快得到稳定状态,选择不同的反馈线可得到各稳定状态的次组合电路。结果表明此方法可实现故障的测试矢量,是一种研究时序电路故障测试产生的有效方法。     

时序系统的状态组区别序列测试方法

介绍了采用单变迁故障模型的时序系统状态组区别序列测试方法,通过选择状态组区别序列优化测试序列长度。这种测试生成方法比时序电路门级测试生成快得多,而且能达到很高的故障覆盖率。     

双边沿动态触发器的设计及其应用

从双边沿触发器的特点出发,提出了一种双边沿动态触发器的设计方案,该触发器结构较其他几种设计方案简单。用PSPICE程序模拟证实该种触发器具有正确的逻辑功能,并且平均功耗较小。文章还介绍了该双边沿触发器在时序电路中的应用．     

CD60型交流电容器耐久性试验专用设备的电路设计

CD60型电容器耐久性试验电源,对一组十只产品采用时序循环控制通电加负荷,对高电压大电流交流容性负载采用无触点开关过零点触发,以及可预置电流值的保护电路,具有一定的新颖性,可行性。通过运行,效果良好。