基于FPGA的时钟信号实现方法

时钟信号是时序电路的基础和整个电路得以正常运行的保证,由于仪器的小型化和低成本化对印刷电路板(Printed Circuit Board,PCB)具有严格的物理尺寸、层数等要求,使得通过震荡器和时钟分配IC获得多种频率时钟信号的PCB电路设计方法越来越难以持续。为此,设计三种基于FPGA的时钟信号实现方法,可以在FPGA引脚充足的情况下取代震荡器和时钟分配IC,为PCB电路提供多种频率的时钟信号。     

时序逻辑电路故障的一种检测方法

阐述了时序逻辑电路的故障检测序列集的生成和验证方法,说明了主要包括,状态描述,检测序列生成,模拟验证,其中检测序列集的生成和检测最为重要,只要得一经过检验的检测序列集,那么顺序地向待测电路施加检测序列,并逐次测量电路的响应,就可以达到电路故障检测的目的。     

一种设计同步时序逻辑电路的新方法

提出了一种设计同步时序逻辑电路的新方法。根据触发器 (FF)基本特性 ,可从电路的状态转换图上直接求得触发器置位、复位函数 ,进而确定触发器的激励方程。具体设计实例表明该方法简捷、高效 ,设计电路功能正确     

边沿取样电路和同步动态时序电路综合

本文提出用电容代替触发器作为记忆元件的双边沿同步动态时序电路（ＳＤＳＣ）的综合方法。基于电路三要素（信号、网络和负载）理论,首先推导出边沿取样定理;接着研究普适双边沿状态图和电路图的关系,再将卡诺图方法由门级发展到元件级;最后提出ＳＤＳＣ的状态编码原则,从而形成有效的ＳＤＳＣ的综合方法,用此方法设计了一些结构极简单的动态电路,诸如错码检测电路仅用２２个ＭＯＳ管,８４２１ＢＣＤ码二进制计数器仅用３１     

脉冲异步时序电路分析与设计中应注意的两个问题

讨论了脉冲异步时序电路分析与设计中的一些问题,指出了状态信号反馈对触发器时钟信号的影响和传输延迟状态转换的影响。     

用遗传算法实现CMOS时序电路最大功耗估计

最大功耗分析对于设计高可靠性的VLSI芯片是非常重要的。实际中,总是在有限的计算时间内获取一个近似最大功耗。文中用遗传算法来选择具有高功耗的输入及内部状态模型,对电路进行仿真,实现时序电路的最大功耗估算;同时,实现了基于统计的逻辑模拟最大功耗估计方法。基于ISCAS89基准时序电路的仿真表明,新方法在大规模门数时具有明显的优势,估算精度较高。而且新方法的计算时间基本上是电路逻辑门的线性关系。     

基于FPGA的线阵CCD驱动时序电路的设计

CCD在现代光电子学、精密仪器等方面的作用是不可估量的.在特殊需要或加特殊功能时,驱动时序往往需要自己设计.以TOSHIBA公司的线阵CCD器件TCD1500C为例,通过研究CCD的工作特性和时序电路波形图,用FPGA来设计驱动时序,使之达到应用要求.并通过改变时钟频率或增加光积分周期内的时钟脉冲数,从而改变光积分时间.     

超高重频卫星激光测距时序电路实现及应用

高重频卫星激光测距(Satellite Laser Ranging,SLR)具有精度高、捕获快、观测数据量大、可靠性高等优势。但随着重复频率提升至百千赫兹以上,现有测量时序电路无法达到系统运行处理速度和实时后向散射规避等要求。本文提出超高重频卫星激光测距时序电路设计方法,采用FPGA代替控制计算机进行门控距离实时计算,精确产生门控信号控制探测器开启,并使用了收发交替的方式实时调整激光点火信号以规避后向散射干扰。能够自主完成激光测距中距离门控输出时刻的计算、存储和信号输出,最高工作频率大于500kHz,满足百千赫兹超高频率测距的要求。该系统已成功应用于上海天文台100kHz重复率SLR,标准点精度突破200μm,验证了基于FPGA的测距时序电路的正确性和潜力。该电路设计简单、分辨率高、上位机交互方便,为百kHz～MHz的超高重频SLR系统时序控制电路设计提供有效解决方案。     

A Novel Method for Power Analysis Based on Combinational Logic in Block Cipher Circuit

In this paper, we propose a method that builds power model template according to input transi- tions of combinatorial logic circuit. By computing its cor- relation with the overall power consumption of a crypto- graphic circuit, we are able to recover the secret key. Sev- eral simulation-based experiments have been conducted, which verifies the feasibility of our method and shows that the combinatorial logic is also faced with the problem of information leakage in power analysis cases. Compared with DPA （Differential power analysis） and CPA （Corre- lation power analysis）, our attack is fairly effective against the cryptographic circuits whose protection is only imple- mented on the register parts of the sequential circuit. In addition, a few topics for further research, as well as the ad- vices for more precise power model and countermeasures, are presented at the end of the paper.     

基于CPLD的线阵CCD的驱动电路设计与实现

CCD驱动时序电路的设计实现是其应用的关键问题。该文在分析TCD1209D线阵CCD的工作原理和驱动时序等特性的基础上,提出了一种基于CPLD的线阵CCD驱动电路的设计方法,其中选用MAXII系列CPLD作为硬件设计平台,运用VHDL语言设计驱动时序电路。该设计使用ouartusII软件对所设计的驱动程序进行了仿真,仿真与实验结果表明该方案设计可行,电路结构简单,集成度较高,实用性强,并具有一定通用性。