时序电路的模糊化测试生成算法

文章提出的模糊化的时序电路测试生成算法不明确指定故障点的故障值，它将故障值模糊化，并以符号表示。本算法第一阶段通过计算状态线和原始输出端的故障值来寻找测试矢量，通过计算故障点的正常值来 寻找测试矢量对应的故障类型；第二阶段用故障点的正常值作为约束条件计算故障点的另一个测试矢量。与传统的算法不同，它不需要回退和传播的过程。实验结果表明本算法具有较高的故障覆盖率和较少的测试时间。     

双阶跃JK触发器和多阶跃时序电路

本文首先分析双阶跃ＪＫ触发器完成的功能，推出它的特征方程，并设计其电路，然后用该触发器设计多阶跃时序电路。     

基于Uh门的三值触发器和时序电路设计

本文根据基于模代数的各种三值触发器的次态方程,提出用U_h通用门实现各种三值触发器。在此基础上,利用U_h门阵列实现三值时序电路。     

时序电路的PLC程序设计

本文从非周期性和周期性时序电路两个方面，介绍了时序电路的PLC程序设计方法。该方法思路清晰，易于掌握。     

缩短ATPG的运行时间

某些大规模时序电路的自动测试程序生成需花费好几天的时间。对于当今的快速进入市场的要求来说,这显然是无法接受的。为了使自动测试程序生成器(ATPGs)更实用,电子设计自动化(EDA)的售主必须找出好办法使自动测试程序生成器能快速运行。一种缩短运行的方法是并行处理。自动测     

同步和异步时序电路的统一设计和分析理论

本文讨论了时钟信号的普遍描述和含时钟信号的触发器次态方程，并在此基础上提出了同步和异步时序电路的统一设计和分析理论。该理论的有效性已由实例予以证明。     

基于FPGA的时钟信号实现方法

时钟信号是时序电路的基础和整个电路得以正常运行的保证,由于仪器的小型化和低成本化对印刷电路板(Printed Circuit Board,PCB)具有严格的物理尺寸、层数等要求,使得通过震荡器和时钟分配IC获得多种频率时钟信号的PCB电路设计方法越来越难以持续。为此,设计三种基于FPGA的时钟信号实现方法,可以在FPGA引脚充足的情况下取代震荡器和时钟分配IC,为PCB电路提供多种频率的时钟信号。     

时序逻辑电路故障的一种检测方法

阐述了时序逻辑电路的故障检测序列集的生成和验证方法,说明了主要包括,状态描述,检测序列生成,模拟验证,其中检测序列集的生成和检测最为重要,只要得一经过检验的检测序列集,那么顺序地向待测电路施加检测序列,并逐次测量电路的响应,就可以达到电路故障检测的目的。     

一种设计同步时序逻辑电路的新方法

提出了一种设计同步时序逻辑电路的新方法。根据触发器 (FF)基本特性 ,可从电路的状态转换图上直接求得触发器置位、复位函数 ,进而确定触发器的激励方程。具体设计实例表明该方法简捷、高效 ,设计电路功能正确     

边沿取样电路和同步动态时序电路综合

本文提出用电容代替触发器作为记忆元件的双边沿同步动态时序电路（ＳＤＳＣ）的综合方法。基于电路三要素（信号、网络和负载）理论,首先推导出边沿取样定理;接着研究普适双边沿状态图和电路图的关系,再将卡诺图方法由门级发展到元件级;最后提出ＳＤＳＣ的状态编码原则,从而形成有效的ＳＤＳＣ的综合方法,用此方法设计了一些结构极简单的动态电路,诸如错码检测电路仅用２２个ＭＯＳ管,８４２１ＢＣＤ码二进制计数器仅用３１