基于JK触发器的12归1计数器的设计与实现

触发器是数字电路的基本逻辑单元之一,也是构成各种时序电路的最基本逻辑单元。文中给出了基于JK触发器来设计十二归一计数器的设计和实现方法,并通过EWB软件进行了仿真。     

时序电路逻辑参数提取激励波形的自动生成

本文提出了在提取时序电路逻辑参数时,应用于SPICE模拟时的激励波形自动生成算法,该算法可以根据用户指定的各种相关参数进行激励波形的自动生成,从而缩短了建立逻辑参数库的时间.     

基于FPGA技术的RS232接口时序电路设计

RS232接口是现在最常用的一种通信接口。随着FPGA技术的高速发展,一些常见的接口电路的时序电路可以通过FPGA实现,通过这种设计可减少电路系统元件的数量,提高系统集成度和可靠性。详细阐述了如何通过FPGA实现RS232接口的时序逻辑设计。     

为什么选择旁路电容很重要

设计人员在选择旁路电容,以及电容用于滤波器、积分器、时序电路和实际电容值非常重要的其他应用时,都必须考虑这些因素。若选择不当,则可能导致电路不稳定、噪声和功耗过大、产品生命周期缩短,以及产生不可预测的电路行为。     

ISP逻辑器件采用逻辑图输入方式设计同步时序电路的标准形式

本文提出一种基于ISP逻辑器件使用逻辑图输入方式设计同步时序逻辑电路的标准形式。该形式电路结构是固定的，根据电路的逻辑功能在相应的输入端填入数据即可。该方法设计过程简单，概念清楚，易于掌握。     

数字集成电路讲座(6)

<正> 计数器从本质上讲是一种记忆装置,它能记住有多少个时钟脉冲输入,并由输出端的不同状态来表示。计数器不仅仅用来记录输入脉冲的个数,还大量用于分频、程序控制和逻辑控制等。计数器属时序电路。     

时序电路的形式化证明

对硬件的形式化验证是硬件验证的一个发展方向,形式化验证一个时序电路就是证明电路的实现是否满足他的规格描述.本文提出了用等式逻辑ε的一个公式Ws来表示电路的实现,用Tempura的程序B表示对该电路的特性描述.公式B（∈）P引入来证明电路的正确性,这里P是电路的初始状态,是从Ws中抽取的,另外还要从Ws提取输出等式.这样,一旦证明了B（∈）P,就能证明实现满足规格描述.最后,给出了一个例子来说明此证明方法.     

同步时序逻辑电路设计新法

提出了一种同步时序逻辑电路设计新方法．根据触发器(FF)的基本特性，可从电路的状态转换图上直接求得触发器置位、复位函数，进而确定触发器的驱动方程．具体设计实例表明该方法简捷、高效，设计电路功能正确．     

关于三值维持阻塞JK触发器的研究

提出了一种具有在输出的三值维持阻塞ＪＫ触发器电路，描述了该触发器电路的设计，对由ＴＴＬ门电路组成的试验电路进行了计算机模拟和测试，结果表明，该触发器能实现预定的功能。     

一种可逆有限状态机的电路设计

不同以往通过重构电路行为实现可逆有限状态机方法,本文提出了一种可逆有限状态机的电路结构.该电路主要包括次态与输出计算电路以及状态预置与采样锁存电路两部分,且提出的可逆有限状态机电路中不存在独立的可逆触发器,但可以实现可逆JK,D,T等触发器功能.同时,文中也提出了基于该可逆有限状态机电路的可逆时序电路综合方法,并用实例进行了验证.相比于基于行为重构的可逆有限状态机的综合方法,本文提出的综合方法可以避免原始状态机的逆状态机的求解和增加额外的信号位,从而使得综合过程变得更加简单.