K变模可拟计数器竞争冒险现象的消除

竞争冒险作为数字电路设计中经常会遇到的现象,存在可能导致高速电路或毛刺敏感电路的逻辑错误。以k变模可逆计数器设计中出现的竞争冒险现象为例,从程序、仿真波形、综合电路等方面较为详细地介绍了应用VHDL进行数字电路设计中竞争冒险现象产生的原因,并提出了采用同步时序电路设计的原则消除竞争冒险的方法。     

一种基于状态转换图的时序电路等价验证算法

提出一种基于状态转换图的时序电路等价验证算法。此算法通过验证两时序电路的状态转换图是否同构．得到两电路是否等价的信息。若两状态转换图同构，则两图中的状态可一一匹配为等价状态对，算法将状态转换图存储为待验证等价状态对的形式，若所有待验证等价状态对均为等价，则两时序电路等价，反之，则不等价。此算法对ISCAS89测试电路进行验证，与基于BDD方法的SIS系统和基于时间帧展开算法相比，均有较好的结果。     

CMOSVLSI电路最大功耗估计

最大功耗分析对于设计高可靠性的VLSI芯片是非常重要的.由于电路功耗强依赖于其输入模式,对有大量管脚的CMOS组合或时序电路,不能采用穷举搜索.本文用遗传算法来选择具有高功耗的输入及内部状态模型,在逻辑仿真基础上实现CMOS电路的最大功耗估算.同时用逻辑仿真的统计方法来衡量获得最大功耗的质量.基于ISCAS85和ISCAS89基准电路的仿真表明,新方法在大规模门数时具有明显的优势,估算精度较高.而且新方法的计算时间基本上是电路逻辑门的线性关系.     

时序计算和Cadence仿真结果的运用

本文通过对源同步时序公式的推导,结合对SPECCTRAQuest时序仿真方法的分析,推导出了使用SPECCTRAQuest进行时序仿真时的计算公式,并对公式的使用进行了说明。     

基于U_h门的三值触发器和时序电路设计

本文根据基于模代数的各种三值触发器的次态方程,提出用U_k通用门实现各种三值触发器。在此基础上,利用U_k门阵列实现三值时序电路。     

自启动异步时序电路的设计与思考

本文提出了自启动脉冲异步时序电路的一般设计方法,并举例说明了应用。     

时序电路中不可测故障的判别

本文提出了判别时序电路不可测故障的一种有效的方法。它采用了可以在整个电路中传播未知的初始化特征的可控性计算和符号化的模拟程序来完成，通过标识不可初始化的触发状态和不可判别其肯定值的电路线，该方案可分类和标识出四种类型的不可测试的故障。     

非状态空间搜索的电路面积优化

文章给出了一个通过去除冗余的方法，实现了电路面积优化的算法。该算法通过电路网络结点值的计算来找到相容的冗余，可以避免由遍历状态空间造成的计算量呈指数增长，同时，所在被找到的冗余将在一次全部除掉。变换后的电路延迟将不会超过初始电路。算法将计算相容时序的冗余，并通过在电路中传播它们来简化电路。实验比较证明，这一算法对大电路是有效的。