双边沿动态触发器的设计及其应用

从双边沿触发器的特点出发,提出了一种双边沿动态触发器的设计方案,该触发器结构较其他几种设计方案简单。用PSPICE程序模拟证实该种触发器具有正确的逻辑功能,并且平均功耗较小。文章还介绍了该双边沿触发器在时序电路中的应用．     

CD60型交流电容器耐久性试验专用设备的电路设计

CD60型电容器耐久性试验电源,对一组十只产品采用时序循环控制通电加负荷,对高电压大电流交流容性负载采用无触点开关过零点触发,以及可预置电流值的保护电路,具有一定的新颖性,可行性。通过运行,效果良好。     

时序电路的状态验证研究与设计

采用二元判定图（ＢＤＤ）作为工具来描述时序电路是非常有意义和有效的，本文通过对ＢＤＤ的简化达到对状态变换图（ＳＴＧ）输入，路径和状态的压缩，从而提高状态遍历的效率，另外根据电路的特点，提出状态冲突和不相交分解的启发技术以有效地完成验证。     

一种同步和异步时序电路统一分析的新方法

本文引入触发器的跳变函数，讨论触发器的时钟激励方程，从而提出一种同步和异步时序电路统一分析新方法。该方法的有效性和可操作性已由实例予以证明。     

基于FSM的时序电路测试生成探析

针对时序电路的结构特点,以有限状态机的状态转换和一致性测试分析为依据,通过采用转换故障模型来实现时序电路的功能测试生成.发现使用VHDL语言和EDA工具软件能很快实现由时序电路到有限状态机的转换,同时可得到时序电路的稳定状态及其有效可及状态.结果表明此方法可实现转换故障的测试生成,是一种研究时序电路功能测试生成的有效方法.     

动态时序电路和广义时序机

本文基于用广义输入信号表示的广义时序机，研究动态时序电路，考虑电容负载时得出动态单元电路特征方程，利用电容存储信息和触发器的类似性，建立了时序电路统一理论，将常规时序电路和动态时序电路理论统一起来，证明实现动态时序电路的条件，结合实例论述各型动态时序电路，伪动态时序电路和静态时序电路的开关级结构间的等价转换。     

美研究将MEMS晶体管集成至CMOS电路

正美国半导体研发联盟机构Semiconductor Research(SRC)与康耐尔大学(Cornell University)合作发表一种微机电系统(MEMS)晶体管,并可提供给SRC联盟成员采用,做为CMOS芯片上的时序(timing)解决方案。这种MEMS-JFET元件是在硅晶振谐器(resonator)上制作一个结场效应