全文获取类型
收费全文 | 21700篇 |
免费 | 550篇 |
国内免费 | 466篇 |
专业分类
化学 | 85篇 |
晶体学 | 7篇 |
力学 | 29篇 |
综合类 | 53篇 |
数学 | 23篇 |
物理学 | 392篇 |
无线电 | 22127篇 |
出版年
2024年 | 34篇 |
2023年 | 144篇 |
2022年 | 170篇 |
2021年 | 200篇 |
2020年 | 99篇 |
2019年 | 135篇 |
2018年 | 86篇 |
2017年 | 161篇 |
2016年 | 207篇 |
2015年 | 267篇 |
2014年 | 800篇 |
2013年 | 557篇 |
2012年 | 816篇 |
2011年 | 863篇 |
2010年 | 813篇 |
2009年 | 1049篇 |
2008年 | 1311篇 |
2007年 | 1099篇 |
2006年 | 1170篇 |
2005年 | 1405篇 |
2004年 | 1419篇 |
2003年 | 1505篇 |
2002年 | 1053篇 |
2001年 | 1269篇 |
2000年 | 1058篇 |
1999年 | 473篇 |
1998年 | 521篇 |
1997年 | 495篇 |
1996年 | 566篇 |
1995年 | 512篇 |
1994年 | 438篇 |
1993年 | 444篇 |
1992年 | 456篇 |
1991年 | 414篇 |
1990年 | 346篇 |
1989年 | 318篇 |
1988年 | 14篇 |
1987年 | 10篇 |
1986年 | 2篇 |
1985年 | 6篇 |
1984年 | 4篇 |
1983年 | 1篇 |
1982年 | 2篇 |
1981年 | 2篇 |
1980年 | 1篇 |
1979年 | 1篇 |
排序方式: 共有10000条查询结果,搜索用时 0 毫秒
991.
根据程控交换原理和A率、μ率压扩编码原理,提出一种具有A率μ率转换器的ASIC实现方案。详细给出了A率μ率转换器的电路结构,以及用查表法实现A率μ率转换器的具体方法。该电路结构简单,易于设计,适合用可编程器件(FPGA)实现。用Verilog HDL语言完成了电路设计,逻辑验证,用Xilinx的FPGA XC4006EPC84-4实现电路,经实验测试,设计结果符合系统要求。 相似文献
992.
在JPEG2000专用集成电路设计中,DWT和Tierl编码之间的接口存储器设计直接影响DWT变换的系数存储和LL子带数据的再读取,及为给Tierl的位平面编码器提供码块数据。本文使用了二块片内DPRAM实现上述存储,提出了一种简单而高效的读写策略,并实现了该方法的FPGA仿真,性能分析表明DWT和位平面编码器并行性接近90%。 相似文献
993.
994.
两种新型CMOS带隙基准电路 总被引:5,自引:2,他引:5
文章介绍了两种CMOS带隙基准电路.它们在传统带隙基准电路的基础上,采用了低压共源共栅电流镜提供偏置电流,降低了功耗,减小了沟道长度调制效应带来的误差并使电路可以工作在较低的电源电压下;采用运放的输出作为共源共栅电流镜的偏置电压,使基准电压不受电源电压变化的影响.其中一种电路,还通过两个串联二极管的原理提高△VBE,从而减小了运放失调的影响.仿真结果表明,在工艺偏差、电源电压变化±10%以及温度在-20至125℃范围内变化的情况下,两种CMOS带隙基准的输出电压分别是1.228+0.003V和1.215±0.003V,温度系数仅为33.7ppm/℃和34.1ppm/℃;在电源电压分别大于2V和2.8V时,电源电压的变化对这两种基准的输出电压几乎没有影响;在33v电源电压下两个电路的功耗分别小于0.1mW和0.34mW. 相似文献
995.
光纤通信与射频通信集成电路工艺技术 总被引:1,自引:0,他引:1
996.
一种基于FPGA的图像中值滤波器的硬件实现 总被引:15,自引:0,他引:15
随着超大规模集成电路 (VLSI)技术的不断发展 ,图像的并行处理技术也得到飞速发展。现场可编程门阵列 (FPGA)是在专用集成电路 (ASIC)的基础上发展起来的一种可动态编程的器件 ,与其他中小规模集成电路相比 ,其优点主要在于它有很强的灵活性 ,即其内部的具体逻辑功能可以根据需要配置 ,对电路的修改和维护很方便 ,设计周期短 ,可重构 ,扩展性好等 ,特别适用于流水线方式的数据处理。文中以XILINX公司的XVC30 0 5BG35 2型FPGA芯片为平台构建图像中值滤波实时处理模块 ,并成功地实现了对一帧 1 2 8× 1 2 8× 8像素的灰度图像的滤波处理。 相似文献
997.
998.
系统芯片中低功耗测试的几种方法 总被引:3,自引:0,他引:3
在系统芯片可测试性设计中考虑功耗优化问题是当前国际上新出现的研究领域。在可测试性设计中考虑功耗的主要原因是数字电路在测试方式下的功耗比系统在正常工作方式下高很多。测试期间的功耗会引发系统成本上升,可靠性降低,成品率下降。本文介绍低功耗测试技术中的一些基本概念,对已有的几种主要的降低测试功耗方法进行分析,最后给出一种高性能微处理器的真速低功耗自测试方法。 相似文献
999.
报道了一款采用两级拓扑结构的2~4 GHz宽带高功率单片微波功率放大器芯片.放大器采用了微带结构,并使用电抗匹配进行设计,重点在于宽带功率效率平坦化设计.经匹配优化后放大器在2~4 GHz整个频带内脉冲输出功率大于35 W,小信号增益达到22 dB,在2.4 GHz频点处峰值输出功率达到40 W,对应的功率附加效率为3... 相似文献
1000.