CMOS图像传感器总剂量辐照效应及加固技术研究进展

CMOS图像传感器(CIS)在空间辐射或核辐射环境中应用时,均会受到总剂量辐照损伤的影响,严重时甚至导致器件功能失效.文章从微米、超深亚微米到纳米尺度的不同CIS生产工艺、从3T PD(Photodiode)到4T PPD(Pinned Photodiode)的不同CIS像元结构、从局部氧化物隔离技术(LOCOS)到浅槽隔离(STI)的不同CIS隔离氧化层等方面,综述了CIS总剂量辐照效应研究进展.从CIS器件工艺结构、工作模式和读出电路加固设计等方面简要介绍了CIS抗辐射加固技术研究进展.分析总结了目前CIS总剂量辐照效应及加固技术研究中亟待解决的关键技术问题,为今后深入开展相关研究提供理论指导.     

BUY25CSXX系列：功率MOSFET

英飞凌科技推出专用于空间和航空应用而设计的电源开关器件。全新BUY25CSXX系列抗辐射加固型（RH）功率MOS器件拥有较好的性能,可支持面向空间应用的高能效电源调理和电源系统设计。     

微电子器件的抗辐射加固技术

对各类微电子材料的抗辐射特性进行了分析 ,对 Si双极器件和 Si CMOS器件、 Ga As微波功率器件、新兴光电器件—— VCSEL、 LED以及 MEMS的抗辐射加固技术进行了探讨 ,对几种空间单粒子效应 (SEE)进行了研究     

4H-SiC基FinFET器件的单粒子瞬态效应研究

深入分析新结构、新材料的单粒子瞬态（SET）效应机理是开展抗辐射加固设计的基础和前提。基于Si基14 nm SOI Fin FET器件,构建了4H-Si C基的SET仿真模型。对比分析了不同Fin材料、不同粒子能量对4H-Si C基Fin FET器件SET的影响机理。结果表明,与Si材料相比,4H-Si C材料具有宽禁带的特点和较高的复合率,在高能粒子入射时形成的SET脉冲更小,其瞬态电流峰值及收集电荷量相对Si材料分别下降了79.64%和83.35%,且随着粒子能量的增加,两者与Si材料的差值均呈幂指数增加。     

反熔丝FPGA器件γ剂量率辐射效应规律探讨

FPGA系统电路进行抗γ剂量率器件选择是非常困难的。针对FPGA器件抗γ剂量率性能优选,试验研究了3种反熔丝FPGA器件的7剂量率辐照效应规律。全部样品均出现了低阈值γ剂量率扰动效应,但均未产生高γ剂量率闭锁效应。FPGA器件低阚值γ剂量率失效主要是瞬时光电流扰动引起了时序逻辑功能的失效,而其模块海间的反熔丝开关电阻却对产生闭锁效应的大的辐射浪涌电流提供了保护。实验结果表明,系统电路设计加固是其实现抗γ剂量率最有效的方法。     

抗辐射加固技术发展动态研究

辐射效应已成为影响集成电路(IC)在宇宙空间可靠应用的主要因素。文章对IC抗辐射加固技术的研究进展进行了综述。首先,简介了抗辐射加固技术。然后,综述了抗辐射加固技术国外发展动态,介绍了美国在抗辐射加固技术方面的管理方式、技术路线、进展及典型应用。最后介绍了国内相关技术的进展,指出研究美国抗辐射加固技术的发展动态可促进国内抗辐射加固技术的发展。该综述对国内抗辐射加固技术的实际应用及推广具有一定借鉴意义。     

P沟道VDMOS器件抗辐射加固技术研究

针对功率器件的抗辐射加固技术,从入射粒子对半导体材料的辐射损伤机理出发,设计了一种-150 V抗辐射P沟道VDMOS器件。该器件采取的抗辐射加固措施有:在颈区的上方形成局部厚场氧化层结构;在N体区进行高剂量离子注入掺杂;在850 ℃低温条件下生长栅氧化层。通过仿真分析和试验进行了验证,该器件在最劣漏偏置条件下抗总剂量达到3 kGy,抗单粒子烧毁和单粒子栅穿的LET值为99.1 MeV·cm²/mg。该器件适用于星用抗辐射DC-DC电源系统。     

空间辐射环境与光器件抗辐射加固技术进展

随着光器件在空间环境和辐射环境中的广泛应用,在国际上对光器件抗辐射性能的研究越来越多。为了提高光器件的抗辐射性能,满足空间应用的各种需要,文章介绍了空间辐射环境,空间辐射对光器件的影响和辐射损伤机理,主要是光纤、激光器、光探测器、光纤陀螺的辐射效应和损伤机理。同时,概述了航天用光器件的抗辐射加固技术及其最新进展。通过采用抗辐射加固技术,大大提高了空间应用的超辐射发光二极管（SLD）、超荧光光纤（SFS）光源、1310nm波长的InGaAsP／InP半导体激光器、电荷耦合器件（CCD）、互补性金属氧化物半导体（CMOS）器件的抗辐射性能和可靠性。     

EEPROM单元抗辐射版图设计技术

随着EEPROM存储器件在太空和军事领域的广泛应用,国际上对EEPROM抗辐射性能的研究越来越多。为了达到提高存储器件抗辐射性能的目的,文章从版图设计的角度出发,首先分析了辐射对器件造成的影响,接下来分别介绍了基于FLOTOX和SONOS工艺的EEPROM器件特性,同时指出了在版图设计时需要注意的电压耦合比的问题。在设计中,利用管内隔离和管间隔离的方法,使得管内源/漏端和相邻两管源/漏端之间没有场氧介入,或是将场氧隔开,不让场区下形成漏电通道。设计出的EEPROM版图,不但满足了目前的工作需要,同时为以后抗辐射版图设计提供了有用的参考。