临界装置实验大厅散射中子分布研究

采用蒙特卡罗方法,通过MCNP5程序对实验大厅内不同散射体产生的散射贡献及散射中子分布进行了计算。结果表明,散射中子强度随离开临界中子源距离先呈减小趋势,在接近大厅墙壁处则出现增加,呈现明显的W形状。同时设计并验证了模拟结果的正确性,结果表明模拟计算与实验测量结果的趋势相同,证明了计算结果的可靠性。     

层次版图连接关系提取

本文提出了一种新的层次版图连接关系提取算法,其利用投影法和版图倒序树(Inverse Layout Tree,简记为ILT)构建同一原始图形在不同层次单元之间的关联,并在基于边的扫描线算法的基础上利用组合器的方法建立版图数据的正确连接.此算法能够极好的保持版图中原有的层次,在此算法基础上进行的层次网表提取能够使层次LVS得到最大程度的支持;同时,算法具有很高的效率,只需占用很少的资源.目前,九天EDA系列工具中的层次版图验证工具已经采用此算法.     

WINDOWS 95/NT下加密和数字签名的开发与应用

首先介绍了WINDOWS的对称加密、非对称加密、数字签名及验证功能,然后给出了几个应用实例。     

ASIC原型构建：是做还是买？

随着数字集成电路(IC)的设计变得更加复杂,验证其功能的工作也越来越复杂了。在能被设计的门电路数量和能在合理时间内被验证的门电路数量之间一直存在差距,而这些年来,EDA厂商们在缩小这种差距方面几乎无所作为。     

基于SV语言的DBA芯片的验证

随着芯片规模和设计复杂度的增加,传统的模拟验证方法学已经成为整个验证的瓶颈。为了解决这一瓶颈问题,验证方法学从模拟验证逐步演变成形式验证,先后经过了模拟晶体管模型仿真、门级仿真以及采用点线功能模型（BFM）的事务级仿真三个阶段。SV验证方法学是在模拟验证的基础上增加了形式验证的方法;它采用以覆盖率为导向的技术、受约束的随机技术和基于断言的技术来构建全面的验证环境。以覆盖率为导向可使验证迅速达到验证的出口条件,采用随机测试用例为主代替传统的直接测试为主可使验证迅速收敛,而通过在设计中插入断言可精确验证设计的内部时序问题。实践结果表明,采用这种验证方法极大的提高了验证的效率,缩短了验证周期。     

验证重用中的监视器设计

现代集成电路设计面临着一个困境，一方面是电路设计规模和复杂度的日益增加，另一方面则又面临着来自面市时间的巨大压力。在中等或大规模设计中验证工作往往占总开发工作量的70％以上，缩短验证时间可以有效提高设计的效率。采用基于事务的监视器搭建模块化验证平台，是实现缩短验证时间的有效手段。文中讨论了基于事务的监视器的基本工作原理和设计方法，并介绍了一个具体实例——总线监视器的设计。     

下降迭代算法对数值聚类分析技术的优化研究

提出使用下降迭代算法对数值聚类分析技术进行优化.下降迭代通过设定函数,给出初始假设解,然后按照某种规则依次找到最优解.首先介绍常用聚类算法,从而引出下降迭代法聚类.通过实验证明了下降迭代算法对数值聚类优化的可行性.     

基于E语言的外部存储器接口的功能验证

在SoC设计中,传统功能验证方法已显示出其缺点,主要问题有：复杂验证场景难以构建;边缘情况难以覆盖。针对这些问题,业界提出了一种新的功能验证方法学——受限随机矢量生成的功能验证,该方法在满足约束条件的前提下,随机产生验证矢量。本文研究了受限随机矢量生成的功能验证在SoC设计中的应用,并以基于E语言和Specman验证平台验证了SoC芯片中的外部存储器接口,给出了具体的验证环境和验证步骤。验证结果表明,复杂验证场景和边缘情况的覆盖率均达到了100％。极大地提高了验证的效率和质量。     

基于SystemC和Verilog软硬件协同验证

针对当前专用数字集成电路设计中的验证瓶颈,为了在更高的抽象级别对设计对象进行描述和验证,提出一种软硬件协同验证方法.该方法基于SystemC的交易级处理器内核模型和基于Verilog的内核之外的硬件模型.该方法被应用到东南大学研发的微处理器芯片GIV的具体验证中.实验数据表明,由于采用软硬件协同验证模型在芯片生产之前对系统功能、结构设计等进行验证,缩短了开发周期,降低了开发成本,提高了验证可靠性.     

基于SV语言的UART模块功能验证

随着半导体工艺的发展,SoC芯片的规模和复杂度日益增大,传统的验证方法已经不能满足要求.本文介绍了基于SystemVerilog验证语言的形式化验证和VMM验证这两种功能验证的方法,并且结合使用这两种方法对一个UART接口模块进行了验证,在保证验证完备性的基础上,有效地提高了功能验证的效率.