全文获取类型
收费全文 | 11323篇 |
免费 | 2564篇 |
国内免费 | 1057篇 |
专业分类
化学 | 244篇 |
晶体学 | 13篇 |
力学 | 415篇 |
综合类 | 187篇 |
数学 | 2221篇 |
物理学 | 3211篇 |
无线电 | 8653篇 |
出版年
2024年 | 93篇 |
2023年 | 280篇 |
2022年 | 365篇 |
2021年 | 352篇 |
2020年 | 283篇 |
2019年 | 368篇 |
2018年 | 221篇 |
2017年 | 353篇 |
2016年 | 353篇 |
2015年 | 435篇 |
2014年 | 730篇 |
2013年 | 577篇 |
2012年 | 703篇 |
2011年 | 739篇 |
2010年 | 746篇 |
2009年 | 789篇 |
2008年 | 907篇 |
2007年 | 686篇 |
2006年 | 659篇 |
2005年 | 660篇 |
2004年 | 645篇 |
2003年 | 619篇 |
2002年 | 501篇 |
2001年 | 420篇 |
2000年 | 354篇 |
1999年 | 247篇 |
1998年 | 270篇 |
1997年 | 262篇 |
1996年 | 227篇 |
1995年 | 194篇 |
1994年 | 134篇 |
1993年 | 159篇 |
1992年 | 126篇 |
1991年 | 129篇 |
1990年 | 130篇 |
1989年 | 129篇 |
1988年 | 21篇 |
1987年 | 22篇 |
1986年 | 6篇 |
1985年 | 6篇 |
1984年 | 11篇 |
1983年 | 6篇 |
1982年 | 13篇 |
1981年 | 4篇 |
1980年 | 2篇 |
1979年 | 2篇 |
1976年 | 1篇 |
1963年 | 1篇 |
1959年 | 1篇 |
1951年 | 1篇 |
排序方式: 共有10000条查询结果,搜索用时 15 毫秒
1.
为提高低信噪比下高分辨一维距离像目标识别性能,提出扩展稀疏表示的噪声稳健目标特征提取方法。本方法通过对稀疏表示的扩展,实现对目标高分辨一维距离像局部特征与全局特征的提取。其中,在训练阶段利用支持向量理论与字典学习原理,对特征提取字典进行优化提高特征向量的可分性。在测试阶段,利用因子分析模型匹配方法对去噪声字典进行优化,从而实现对噪声的有效抑制,保证了目标识别系统的噪声稳健性。利用实测数据对本方法性能进行测试,结果表明本方法可在低信噪比条件下有效地恢复目标高分辨一维距离像,并实现较高的识别正确率。 相似文献
2.
3.
4.
基于传统AI-EBG结构,提出了一种小尺寸的增强型电磁带隙结构,实现了从0.5~9.4 GHz的宽频带-40 dB噪声抑制深度,且下截止频率减少到数百MHz,可有效抑制多层PCB板间地弹噪声。文中同时研究了EBG结构在高速电路应用时的信号完整性问题,使用差分信号方案可改善信号完整性。 相似文献
5.
6.
《无线电工程》2019,(3):219-223
针对抗干扰多阵元前端低功耗制约抗干扰能力的问题,为了减小功耗的同时提升抗干扰能力,提出一种新颖的BDII/GPS双通道4阵元抗干扰接收前端,在低噪声放大器中实现了一种三端口的双通带电路,具有小于0.1 dB的插损以及30 dB以上的隔离度。采用了一种频率流程设计方法,结合仿真选取频率从而减小了机内的组合干扰,同时简化了中频滤波器的种类;采用了无源混频与中频放大的下变频方案,提高通道线性度(IIP3)的同时降低功耗、优化通道噪声系数(NF),研究了采样钟fclk远端相位噪声折叠的效应,设计了一种窄带相位噪声滤波器,提高了中频采样的信噪比。该接收机包含一种形式简单的电源及晶振切换电路。测试结果表明,接收机同时实现了42 dB固定增益,4.37 W低功耗,超过29 dBm的OIP3线性度以及优于80 dB的抗三干扰能力。 相似文献
7.
介绍了基于SMIC 0.18 μm 3.3 V工艺设计研究的第一款小像元红外探测器读出电路,间距10 μm,规模1024×1024。文章详细介绍了像素输入级以及列级、输出级运放的设计,为提高线性摆伏,设计选用了低阈值NMOS管nmvt 33,仿真分析证明低阈值管nmvt 33的噪声性能优于普通管n 33;版图设计对关键信号线和敏感点采取隔离处理措施,对像元间串扰进行了仿真分析,有效控制了信号串扰。电路经测试使用各项功能正常,最大电荷处理能力达到4.3 Me-,动态范围≥65 dB,读出速率达到10 MHz,性能指标满足设计要求。 相似文献
8.
随着IC设计逐步进入VDSM阶段,SOC逐步成为设计的主流,IC设计需要关注的问题也在逐步增加。以前设计时,主要关注芯片面积的大小;在80年代后期,延时(Delay)逐渐成为设计人员关注的问题;进入90年代芯片的功率消耗也成为必须考虑的问题;近来制造中的成品率(Yjeld),芯片工作中的可靠性,以及电磁干扰噪声(EMI—Noise)也开始成为设计必需满足的条件了。 相似文献
9.
2.5GHz低相位噪声CMOS LC VCO的设计 总被引:5,自引:2,他引:3
用0 .35μm、一层多晶、四层金属、3.3V的标准全数字CMOS工艺设计了一个全集成的2 .5 GHz L C VCO,电路采用全差分互补负跨导结构以降低电路功耗和减少器件1/ f噪声的影响.为了减少高频噪声的影响,采用了在片L C滤波技术.可变电容采用增强型MOS可变电容,取得了2 3%的频率调节范围.采用单个16边形的对称片上螺旋电感,并在电感下加接地屏蔽层,从而减少芯片面积,优化Q值.取得了在离中心频率1MHz处- 118d Bc/ Hz的相位噪声性能.电源电压为3.3V时的功耗为4 m A. 相似文献
10.
在系统常值误差未知的情况下对线性时变随机系统误差协方差进行估计的新方法。该方法通过构造一个新的时间序列,其协方差由未知参数的线性组合组成,然后用递推最小二乘法来计算新序列的协方差,该方法并不需要任何关于噪声的先验知识。从仿真结果来看达到了满意的效果。 相似文献