一种提高锁相环中电荷泵SET抵抗能力的辐射加固设计技术

A radiation-hardened-by-design （RHBD） technique for phase-locked loops （PLLs） has been developed for single-event transient （SET） mitigation. By presenting a novel SET-resistant complementary current limiter （CCL） and implementing it between the charge pump （CP） and the loop filter （LPF）, the PLL＇s single-event susceptibility is significantly decreased in the presence of SETs in CPs, whereas it has little impact on the loop parameters in the absence of SETs in CPs. Transistor-level simulation results show that the CCL circuit can significantly reduce the voltage perturbation on the input of the voltage-controlled oscillator （VCO） by up to 93.1% and reduce the recovery time of the PLL by up to 79.0%. Moreover, the CCL circuit can also accelerate the PLL recovery procedure from loss of lock due to phase or frequency shift, as well as a single-event strike.     

高精度高速A／D转换器时钟稳定电路设计

对高速A/D转换器（ADC）的结构及其时钟稳定电路的设计概念，研究对象进行了介绍，并对用于高速A/D转换器的时钟稳定电路进行了调研，从而提出了一种新的设计方法。     

低功耗CMOS差分环形压控振荡器设计

提出了一个基于0.18μm标准CMOS工艺实现的四级差分环形压控振荡器.全差分环形压控振荡器采用带对称负载的差分延时单元.仿真结果表明,压控振荡器的频率范围在最坏情况为0.21～1.18GHz;偏离中心频率10MHz情况下,压控振荡器的相位噪声为-118.13dBc/Hz; 1.8V电源电压下,中心频率为600MHz时,压控振荡器的功耗仅有4.16mW;版图面积约为0.006mm2.可应用于锁相环和频率综合器设计中.     

可自适应调节带宽的新型非线性二阶锁相环

大捕获带宽的同步给传统二阶锁相环带来了巨大挑战。文中针对传统锁相环捕获带宽与抑制噪声能力两者之间的矛盾,提出一种耦合非线性环节的新型二阶锁相环,利用非线性模块自适应调整环路噪声带宽。输入输出相位误差较大时利用较大的带宽迅速减小频偏;当相位误差由于环路控制作用而减小时,利用较小的带宽抑制噪声以提高跟踪精度。仿真结果表明,非线性二阶锁相环跟踪速度显著提高,且相比传统二阶锁相环,捕获带宽从4 kHz最大提高到18.8 kHz。     

锁相环频率综合器中高性能电荷泵设计

本文基于0.18μm CMOS工艺设计并实现了一种新的高性能电荷泵电路。采用宽输入范围的轨到轨运算放大器和自偏置共源共栅电流镜技术提高了电荷泵在宽输出电压范围内的电流匹配精度;同时,提出通过增加预充电电流源技术来提高电荷泵的初始充电电流,以缩短CPPLLs的建立时间。测试结果表明电荷泵在0.4～1.7V输出电压范围内失配电流小于0.4%,充电电流为100μA,预充电电流为70μA。在1.8V电源电压下,电荷泵电路锁定时的平均功耗为0.9mW。     

一种同步控制方法的设计与实现

以无线电导航设备为工程背景,设计一种基于可编程器件的数字锁相环。在论述锁相环的工作原理和功能的基础上,详细地给出了数字锁相环中各组成部分的设计。该锁相环采用FPGA作为核心器件,在片内实现了所有逻辑,极大地减少了分立元件的使用,系统性能良好。     

一种新颖的X波段频率合成器的设计方法

通过比较几种频率合成器的制作方法，提出了采用直接频率合成与锁相器频率合成相结合的方法研制出的x波段频率合成器，它具有杂散抑制高达-75dB、输出频带宽至600MHz的特点。相位噪声为-95dBc／Hz @1 kHz，且具有电功耗更低，体积更小，质量更轻等优点。     

GPS接收机载波跟踪环设计与分析

针对GPS接收机载波跟踪环环宽与跟踪的动态性能问题,在分析影响GPS信号动态性能的主要参数热噪声、晶振Allan相位噪声、晶振振动相位噪声和动态应力的基础上,通过对不同阶数的锁相环、锁频环跟踪门限分析与仿真,主要解决了如何设计GPS接收机的载波跟踪环路的带宽,并使系统性能达到最佳的问题,即使用环宽为18 Hz的二阶锁相环辅助环宽为10 Hz的三阶锁频环可以跟踪动态范围小于10 g、100 g/s的高动态信号。     

路由器接口及连接

一、路自器接口 路由器具有非常强大的网络连接和路由功能,它可以与各种各样的不同网络进行物理连接.     

基于小数分频锁相的X波段频率合成器设计

介绍了一种基于小数分频锁相技术的X波段频率合成器的设计方法。该频率合成器采用了内部集成VCO的锁相芯片进行电路设计,可在8.45～9.55 GHz频率范围内实现任意步进点频输出,并可实现大带宽线性调频信号输出,具有低相位噪声、大带宽、高集成度、小体积、低功耗和低成本等优点。最后给出了频率合成器的测试结果,包括信号的频谱测试图、跳频时间测试曲线和相位噪声测试曲线等。