基于FPGA的QPSK信号解调技术研究

介绍了一种用数字锁相环对QPSK信号解调的方法,并将该算法在FPGA硬件中实现,给出了硬件实现FPGA的解调效果及解调的性能指标。通过解调算法和原理上的分析对QPSK信号解调全过程进行了详细说明。     

基于DDS+PLL频率合成器的设计

对比直接数字频率合成技术(DDS)和锁相环频率合成技术(PLL)的优缺点,提出一种DDS与PLL相结合的频率合成器方案。本文给出了以AD9852和ADF4106实现频率合成器的实例,并对该频率合成器的硬件电路进行了简要说明。     

基于DDS＋PLL的X-Band信号源设计

将DDS和PLL技术结合起来,采用DDS直接激励PLL的混合频率合成方案完成了X波段微波变频信号源的设计,一定程度上解决了频率分辨率、频率转换速度和相位噪声的问题,并完成了实机研制、系统联调试验和测试。结果表明,输出信号的频谱和相噪特性良好,达到了预期的要求。     

PDH/SDH通信网中抖动发生及检测方法

采用DDS作为低频可控调制信号源对高频时钟信号进行调制,产生可控抖动信号源,利于锁相环技术对抖动信号进行检测和测量.实践证明,该设计方案被成功应用于PDH/SDH数字传输分析仪的抖动测试电路中,电路性能优异.     

GPS软件接收机跟踪环路设计

GPS软件接收机跟踪环路的设计在环路参数与鉴相器选择上有很大空间。在分析GPS跟踪原理的基础上．对比码环与载波环不同鉴相器的性能,然后在不同环路参数下对跟踪效果进行了仿真比较,最后选择一组鉴相器并设计合适的环路参数,对实际采集的GPS中频信号进行跟踪,跟踪结果验证了设计环路的有效性。     

一种同步控制方法的设计与实现

以无线电导航设备为工程背景,设计一种基于可编程器件的数字锁相环。在论述锁相环的工作原理和功能的基础上,详细地给出了数字锁相环中各组成部分的设计。该锁相环采用FPGA作为核心器件,在片内实现了所有逻辑,极大地减少了分立元件的使用,系统性能良好。     

GPS接收机载波跟踪环设计与分析

针对GPS接收机载波跟踪环环宽与跟踪的动态性能问题,在分析影响GPS信号动态性能的主要参数热噪声、晶振Allan相位噪声、晶振振动相位噪声和动态应力的基础上,通过对不同阶数的锁相环、锁频环跟踪门限分析与仿真,主要解决了如何设计GPS接收机的载波跟踪环路的带宽,并使系统性能达到最佳的问题,即使用环宽为18 Hz的二阶锁相环辅助环宽为10 Hz的三阶锁频环可以跟踪动态范围小于10 g、100 g/s的高动态信号。     

路由器接口及连接

一、路自器接口 路由器具有非常强大的网络连接和路由功能,它可以与各种各样的不同网络进行物理连接.     

基于小数分频锁相的X波段频率合成器设计

介绍了一种基于小数分频锁相技术的X波段频率合成器的设计方法。该频率合成器采用了内部集成VCO的锁相芯片进行电路设计,可在8.45～9.55 GHz频率范围内实现任意步进点频输出,并可实现大带宽线性调频信号输出,具有低相位噪声、大带宽、高集成度、小体积、低功耗和低成本等优点。最后给出了频率合成器的测试结果,包括信号的频谱测试图、跳频时间测试曲线和相位噪声测试曲线等。     

ADF4111在锁相式频率源中的应用

为了得到射频接收机中稳定的频率源,设计了一种以ADF4111为核心的锁相式频率源,采用单片机进行控制。介绍了锁相环芯片ADF4111的基本结构、工作原理及其编程控制过程,同时介绍了环路滤波器和压控振荡器的设计。测试表明该频率源的工作频率为754 MHz～764MHz,频率步进为100kHz,相位噪声优于-90dBc/Hz@10kHz、-110 dBc/Hz@100kHz,输出功率为6dBm。