全文获取类型
收费全文 | 1991篇 |
免费 | 204篇 |
国内免费 | 114篇 |
专业分类
化学 | 1篇 |
力学 | 14篇 |
综合类 | 5篇 |
数学 | 1篇 |
物理学 | 78篇 |
无线电 | 2210篇 |
出版年
2024年 | 10篇 |
2023年 | 22篇 |
2022年 | 31篇 |
2021年 | 53篇 |
2020年 | 49篇 |
2019年 | 40篇 |
2018年 | 41篇 |
2017年 | 46篇 |
2016年 | 53篇 |
2015年 | 58篇 |
2014年 | 78篇 |
2013年 | 74篇 |
2012年 | 97篇 |
2011年 | 100篇 |
2010年 | 129篇 |
2009年 | 149篇 |
2008年 | 147篇 |
2007年 | 107篇 |
2006年 | 116篇 |
2005年 | 127篇 |
2004年 | 126篇 |
2003年 | 123篇 |
2002年 | 75篇 |
2001年 | 63篇 |
2000年 | 37篇 |
1999年 | 52篇 |
1998年 | 53篇 |
1997年 | 43篇 |
1996年 | 33篇 |
1995年 | 34篇 |
1994年 | 23篇 |
1993年 | 20篇 |
1992年 | 37篇 |
1991年 | 20篇 |
1990年 | 14篇 |
1989年 | 20篇 |
1988年 | 1篇 |
1987年 | 3篇 |
1986年 | 2篇 |
1985年 | 2篇 |
1984年 | 1篇 |
排序方式: 共有2309条查询结果,搜索用时 15 毫秒
21.
23.
现代DDS的研究进展与概述 总被引:2,自引:0,他引:2
本文简要地阐述了DDS发展历程以及其基本原理,对几种常用的频率合成器的性能作了比较,其中着重讲述了DDS的优缺点。概述了DDS的具体应用领域,并论述了国内外的DDS的发展现状。 相似文献
24.
文章研究了一个典型的混合型网络的费用,分析为什么每月交给电信运营商的费用成为广域网开销的最大部分,用图表说明了企业用户怎样通过使用综合业务接入集中器来提高带宽利用率,并减少支持应用所需要的服务数量,以此显著地节省广域网的费用,并且提供了对综合业务接入集中器投资的回报分析,证明在6个月内即可收回设备投资。 相似文献
25.
摘要本文综合考虑到频率合成技术及单端口体波谐振器HBAR的特点提出了一种基于一阶非线性PLL的锁相频率合成方案。文中对这种跳频方案的原理、性能特点作了详细论述、并通过实验、从不同角度对本方案进行了说明、同时对整机的各项指标作了详尽测试:在HBAR无载Q_N值为4000的情况下,该多模跳频振荡源的捷变范围为770MHz—840MHz、捷变时间小于20μS。杂散分量低于—60dB、二次谐波分量低于—34dB。离散捷变频率点为16点,构成闭环跳频系统后,对开环VCO的短稳改善了三个量级:从1.3×10~(-5)/ms到1.6×10~(-8)/ms及9.56×~(-7)/s到1.69×!0~(-9)/s,尤为重要的是该多模跳频振荡源达到此性能所需的硬件量很小,因此在对体积要求苛刻的场合、此种跳频方案具有极强的竞争力。 相似文献
26.
信息时代的特点是连续计算机的网络的普及。当今世界上历史最悠久、应用最广泛的网络是Internet(网际网)。对全球产生巨大影响的美国信息公路将在Internet的基础上建立,而且去年我国国家电信总局已同美国Sprint公司签订协议,将把Internet延伸到我国,支持我国的金桥(建立国家骨干通信网络)工程。不久的将来,Internet也将在我国得到广泛应用。本文及随后的几篇文章对Internet作 相似文献
27.
本文介绍了现代通信领域的新技术--吞脉冲式锁相环频率合成器技术在我所研制的M2000D系列2×155Mbit/s SDH微波通信系统中的应用。通过对其工作原理的讨论,给出了采用吞脉冲式锁相环频率合成器方式设计的2×155Mbit/s SDH微波通信系统收、发信锁相本振源的设计和测试结果。 相似文献
28.
一、虚拟化 死亡和纳税是将来你仅关心的两件事,对不对? 来看一下这些数据,你所关心的事肯定会增加一件,那就是虚拟办公室。种种迹象表明,这种虚拟化现象将给网络专家带来极大的痛苦。事实上,你完全可以摆脱这些痛苦而只考虑最初的两件事。 相似文献
29.
舒畅郭裕顺 《微电子学与计算机》2022,(12):100-106
芯片间数据传输速率的不断提高,导致系统对时钟信号的要求越来越高.延迟锁相环在各种高速通信系统中提供多相位时钟,其相位精度直接影响到数据的误比特率.然而,因鉴相器器件失配引起的相位误差问题在时钟频率提高的同时愈发明显.针对一种基于OTA的延迟锁相环电路鉴相器失配问题,提出了一种环路自校准方案,同时给出校准电路的Verilog-A行为级模型.当鉴相器中两个或门电路之间存在失配误差时,将会在OTA输入端以失调电压的形式引起输出相位偏移;校准电路能够对该失调电压实现检测与计算,并补偿至环路中,使得理想反馈时钟条件下,OTA输入端电压保持相同,压控延迟线延时不再改变,最终能够有效减小因鉴相器失配引起的输出时钟相位误差.基于TSMC 40nm CMOS工艺完成了4相DLL电路的设计,其工作频率范围能够达到10 GHz~12 GHz;联合校准电路模型,通过电路-模型混合仿真结果显示:校准前后,输出时钟相位误差均方值从300fs降低至30fs. 相似文献
30.