零中频CDMA射频发射机研究及设计实现

本文分析了移动通信射频发射机结构,在此基础上对零中频CDMA发射机结构和关键技术进行了理论分析与系统仿真。最后,给出了一种适合于CDMA移动通信试验系统的零中频射频发射机的实现方案,并给出了关键参数和有关模块的设计实现方法。     

高动态短时突发通信系统数字锁相环设计

根据实际应用背景给出了一种数字锁相环参数设计方法，并对其捕获性能进行了分析，然后在具体系统中综合考虑载波同步、符号同步与帧同步对本数字锁相环的影响，并以“通过率”来评价其性能。实践表明，该数字锁相环在低信噪比下仍具有良好性能。     

基于锁相环的2FSK电路的设计及实现

调制器是通信系统中发射机的重要组成部分,可以由此获得调频信号。其中基于锁相环的调制器,所获得调频信号,其载频稳定度很高,可以达到晶体振荡器的频率稳定度。该方法的优点是集成度高且功耗低,所需硬件少。基于国家半导体的锁相环芯片LMX2326,设计了实际应用电路,实现了数字信号的频率调制,得到很好的效果,具有实际的工程意义。     

一种新型自平衡CPPLL电路结构及其应用

针对传统电荷泵电路中存在的电荷注入、电荷分享、时钟馈通等现象,对传统鉴频鉴相器和电荷泵进行了改进,提出了一种新型自平衡的CPPLL电路结构,并用于三角波振荡电路的设计.电路设计基于TSMC5V0.6μmBCD工艺,Spectre仿真结果显示,该电路能消弱电流失配、电荷注入、电荷分享等非理想特性,而且能产生稳定对称、频率宽范围(可达数GHz)可调的三角波输出信号,功耗1.4mW.     

基于自适应锁相环的高动态GPS信号载波跟踪算法

提出了一种基于四维卡尔曼滤波的自适应锁相环算法,并将该算法用于高动态GPS信号的载波跟踪.详细推导了卡尔曼滤波与数字锁相环之间的等效性,并给出了相应的环路更新步骤.仿真结果表明,该算法相对于采用固定增益数字锁相环的算法明显地降低了载波跟踪过程的均方根频率误差,提高了接收机的测速精度.     

超短波跳频电台频率合成器设计

针对超短波电台对频率合成器所提出的指标要求,设计了合成器的实现方案,并依据方案软硬结合实现了一套频率合成器.方案中采用了基于∑-△调制的小数分频技术,既实现了很小的频率分辨率又消除了因小数分频而引起的杂散.实验结果表明,其杂散小于-70 dBc,锁定时间小于150 us,频率间隔为25 kHz,这些性能可以满足超短波跳频电台的指标要求.     

一个新颖的用于CT0标准的数字收发器

介绍了一种新颖的用于CT0无绳电话标准的数字收发器.该收发器采用数字调制和解调技术来进行数据传输,取代了传统的模拟调制解调方式.在发射机中,使用小数分频锁相环实现了CPFSK调制;为了减小占用带宽,使用了2RC整形技术.在接收机中,使用了一种新颖的数字解调方法实现2RC CPFSK信号的解调.该芯片采用SMIC 0.35μm混合信号工艺实现,芯片尺寸为2mm×2mm.使用片外的低噪声放大器,该芯片的接收灵敏度可达-103dBm.     

无线局域网接收机用频率综合器的关键技术

对无线局域网接收机用锁相环型频率综合器的几项关键技术进行了研究.首先分析了锁相环型频率综合器的结构并提出了系统的主要参数.采用TSMC 0.18μm射频CMOS工艺设计了一个具有低相位噪声的单片LC调谐型压控振荡器.其在4.189GHz频点上4MHz频偏处所测得的相位噪声为-117dBc/Hz.采用TSMC 0.18μm混合信号CMOS工艺实现了具有低功耗的下变频模块电路.该电路在1.8V电源供电下可正常工作,功耗为13mW.     

双调制锁相频率合成器的设计与实现

通过调制VCO实现FSK调制的锁相频率合成系统,由于环路误差传递函数的高通特性会使低频调制频偏(或相偏)降低甚至消失,针对这个缺点,提出了双调制的方法,即同时对基准源和环路的VCO进行调制。在一定条件下,双调制后的频偏不受环路的影响且又能保证调制载频的高稳定度,通过计算给出了满足这种条件的关系式和实际电路的表现特征及实现方法。实验证明该方法效果显著,可实现低频至直流任意信号的调制。