一种面向多核系统的PLB转AXI桥接器设计

针对多核系统中PLB和AXI总线间协议转换的需求,首先研究了总线协议与PowerPC处理器的访存行为,进一步研究了流水控制、读写叠加等高效率转换策略,最后研究了面向多核系统应用的缓存一致性维护策略.针对命令信号、读数据信号和写数据信号独立传输的特点,设计多通道流水线结构,既实现了命令与数据的流水并行也实现了读事务与写事务的叠加并行;在多通道流水线结构的基础上,提出一种流水并行+可变长描述符的2级加速转换技术,通过给予流水线输入更连续的总线事务,实现更高的总线转换效率;借鉴Cache表项的结构和维护策略,提出基于动态命中预测的缓存一致性维护技术,加速一致性读命令的进程.最终,实现一种高性能的PLB到AXI总线桥设计,达到总线协议行为全覆盖、命令转换低延迟的目标.总线桥应用于某款基于双核PowerPC处理器的异构多核体系结构芯片,解决了SoC系统内PLB到AXI总线的高效、高可靠转换问题,并在65 nm工艺下完成流片.     

基于伪布尔可满足性的流水线工位优化设计

鉴于保持流水线生产平衡的基本问题,因此在给定流水线工序、工时以及工位的情况下,通过建立相关数学模型,给出有关的约束条件和目标函数,提出了基于伪布尔可满足性的流水线优化工位设计算法,实现了流水线工位的优化安排,使流水线达到平衡生产.     

VoIP语音网关中TDM控制模块的设计

TDM控制模块是VoIP网关系统设计中的重要部分,是连接来自PSTN (Public Switched TelephoneNetwork)串行的TDM数据格式和并行的Wishbone数据格式的桥梁,实现两边数据跨时钟域无丢失的转换.     

线性互补问题的异步并行多分裂松弛迭代算法

将求解线性方程组的异步并行多分裂松弛迭代算法推广到线性互补问题.当问题的系数矩阵为H-矩阵类时,证明了算法的全局收敛性.     

面向对象的串并行有限元分析系统

研究了面向对象的串并行有限元分析系统的关键实现技术。首先介绍的有限元系统类库分析,重点阐明了面向对象方法应用于串并行有限元分析所具有的优势,基于此将集成系统归纳成多个组成类库:包括数学计算类库、数据处理类库、有限元基本类库、数值分析模型类库、图形类库以及应用框架工具类库等,进而介绍分析程序的面向对象实现方法及过程,最后形成一个集成的交互式并行有限元分析框架OOParaFEA(Object OrientedParallel FEA framework)。系统快速高效的实现,表明面向对象的方法的确从软件的可维护性、可扩充性以及减少复杂性等方面带来前所未有的优势,并且由于其固有的继承特性而使其特别适合团队协作开发大型有限元分析软件,从而给我国大规模科学计算软件的研制提供一个新思路。     

基于改进YOLO v5的烟包切层断面异物检测方法

当前主流目标检测网络应用于烟包切层断面异物检测时存在召回率低、小目标异物大量漏检误检的问题,针对这一问题,本研究提出一种烟包切层断面异物检测网络YOLO v5-MFF。提出了多特征提取网络、多阶段并行融合机制,增强了网络对小目标异物的特征提取能力;引入ACON类激活函数,使网络根据数据动态选择激活与否及激活函数的表达形式,增强了网络的特征表达能力。实验表明,本研究提出的YOLO v5-MFF对烟包切层断面异物检测的召回率达到了94.2%,比YOLO v5地提升了了4.6%,明显提升了小目标异物的检测能力。     

高速RS(204,188)译码器的FPGA实现

介绍了数字电视广播中广泛采用的RS(204,188)译码器原理和FPGA实现方案,采用并行的三级流水线结构以提高速度,并根据Berlekamp-Massey(BM)算法对译码器进行了优化设计,减少了硬件消耗.译码器的最大时钟频率可以达到75MHz.译码器的性能仿真和FPGA实现验证了该方案的可行性.     

高速超宽带并行检测接收机的设计

在介绍一种基于TH-PPM调制方式的超宽带通信系统的基础上,深入讨论了一种并行检测接收机方案并分析了其工作原理.结合实测数据验证了此接收机方案能在高传输速率的情况下取得较好的超宽带信号接收效果.     

基于LMS自适应算法的电力载波高速数据采集模块的研究

本论文旨在研究一种新式电力载波数据采集模块,该模块用于解决电力载波测量过程中的电压、电流、温度等实时数据的传输瓶颈问题。本文在分析自适应LMS算法结构的基础上,以FPGA为控制核心,采用一种基于流水线操作和并行结构的自适应LMS算法的设计,完成采集模块的硬件层高速数据传输。本文最后用Hspice仿真工具对硬件电路进行了仿真,仿真结果表明,实时检测数据的传输延时小于2ms,可以很好的满足载波测量过程的信号预处理需求,同时保证了系统控制的灵活性。     

大点数FFT的二维算法FPGA并行实现

针对目前高速实时信号处理对大点数快速傅里叶变换(FFT)的性能要求越来越高,提出了一种基于二维FFT算法,利用现场可编程门阵列(FPGA)快速实现的方法.该方法以现有的短数据量的FFT核为单元,通过并行处理实现了16M点数的FFT.这样不但解决了FPGA的IP核计算FFT点数少的问题,而且提高了FFT计算的速度.仿真试验结果表明,该方法准确可靠,易于硬件实现,运算速度快.