薄栅氧化层斜坡电压TDDB寿命评价

随着超大规模集成电路的不断发展，薄栅氧化层的质量对器件和电路可靠性的作用越来越重要。经时绝缘击穿（TDDB）是评价薄栅氧化层质量的重要方法。文章着重于薄栅氧化层TD-DB可靠性评价的斜坡电压试验方法的研究，基于斜坡电压实验，提取模型参数，分别利用线性场模型和定量物理模型，外推出工作电压下栅氧化层的寿命。通过分析斜坡电压实验时氧化层的击穿过程，提出斜坡电压实验时利用统一模型外推栅氧化层的寿命比较合适。     

双面抛光单晶硅片少子扩散长度的测量

本文改进了常规表面光电压测试少子扩散长度法,采用环形下电极消除了薄样品背面光电压信号对测量结果的影响;应用阻尼最小二乘法数据处理原理对实验数据进行“曲线拟合”,求出少子扩散长度和背面表面复合速度。本文讨论了该方法的测量范围。     

双频叠层环形微带天线的数值分析

提供了对于双频叠层环形微带天线的有效数值分析，为推导特征方程应用了汉克尔变换域中的伽略金方法，通过数值求解特征方程得到谐振频率，并与文献中的实验数据进行了比较，此外，从上层基片表面上切向电场分量的汉克尔变换，给出了远区辐射方向图的数值例子     

非晶硅太阳能电池的新进展

对非晶硅材料的物理性能及工艺优势进行了阐述,其中介绍了一种新型的刻划成图工艺,即等离子CVM,简单回顾了非晶硅太阳电池的历史发展,分析了非晶硅太阳电池当前所存在的问题,提出了其发展的方向,其中,主要论述了叠层非晶硅太阳电池,并介绍了几种新型的非晶硅电池.最后,概括了非晶硅太阳电池的应用现状及前景。     

叠层压敏电阻器的近期研制动向

从构成叠层压敏电阻器的生片材料（材料晶粒大小、生片厚度）、内电极材料、叠层结构和表面处理等方面，介绍叠层压敏电阻器的近期研制动向。     

关于拼挤黎曼流形中具有平行平均曲率向量的子流形

本文对一般拼挤黎受流形中的具有平行平均曲率向量的等距浸入子流形给出了一个积分不等式，推广了文献〔3].[6〕的结果.     

TR4终端高性能探测器系统

描述了兰州中能重离子加速器TR4终端装备的高性能探测器系统的结构性能.各类探测器都达到了很好的性能指标.Si多叠层望远镜,Z/△Z～50,△E/E～0.3%.IC+PSD+SPD+CsI(T1)对数密度望远镜,Z/△Z～44.5,△x～1.7mm.棉球面反射镜结构开始时间探测器装置,△t～140Ps.重离子飞行时间谱仪,A/△A～86,Z/△Z～48,△E/E～0.78%,△t～286ps.9单元和36单元CsI(T1)轻粒子小角度关联探测器阵列,Si+CsI(T1)轻粒子望远镜也达到了很好的性能指标.简述了小角度关联等实验结果.     

高密度三维封装技术

简要介绍为满足日益增长的低功耗、轻重量、小体积系统的应用需求而涌现出的多种裸芯片封装与多芯片叠层封装技术。详细讨论三维封装的垂直互连工艺。主要分析三维封装技术的硅效率、复杂程度、热处理、互连密度、系统功率与速度等问题。     

Giant Positive Magnetoresistance in Grain-Oriented CxCo1-x Alloys

The grain-oriented CxGo1-z (x = 0.9, 0.5) samples were fabricated by the hot.pressing method. The microstruc-ture was observed by an x-ray diffractometer and a scanning electron microscope. The resistance against the applied magnetic field was measured by a standard four-polnt probe method at different temperatures. The magnetoresistance and the magnetization ratio were studied as a function of magnetic field in the range of -1800 kA/m-1800 kA /m at different temperatures from 50 K to 300 K. The magnetoresistance of grain-oriented GxGo1-x is positive. The maximum positive MR of 98% at 50 K and 34% at 300 K was obtained under 1800 kA/m magnetic field in the C0.9Go0.1 sample.     

A High Performance Sub-100nm Nitride/Oxynitride Stack Gate Dielectric CMOS Device with Refractory W/TiN Metal Gates

在国内首次将等效氧化层厚度为1.7nm的N/O叠层栅介质技术与W/TiN金属栅电极技术结合起来,用于栅长为亚100nm的金属栅CMOS器件的制备.为抑制短沟道效应并提高器件驱动能力,采用的关键技术主要包括:1.7nm N/O叠层栅介质,非CMP平坦化技术,T型难熔W/TiN金属叠层栅电极,新型重离子超陡倒掺杂沟道剖面技术以及双侧墙技术.成功地制备了具有良好的短沟道效应抑制能力和驱动能力的栅长为95nm的金属栅CMOS器件.在VDS=±1.5V,VGS=±1.8V下,nMOS和pMOS的饱和驱动电流分别为679和-327μA/μm.nMOS的亚阈值斜率,DIBL因子以及阈值电压分别为84.46mV/dec,34.76mV/V和0.26V.pMOS的亚阈值斜率,DIBL因子以及阈值电压分别为107.4mV/dec,54.46mV/V和0.27V.结果表明,这种结合技术可以完全消除B穿透现象和多晶硅耗尽效应,有效地降低栅隧穿漏电并提高器件可靠性.