全文获取类型
收费全文 | 17835篇 |
免费 | 2512篇 |
国内免费 | 1219篇 |
专业分类
化学 | 786篇 |
晶体学 | 74篇 |
力学 | 1029篇 |
综合类 | 228篇 |
数学 | 1218篇 |
物理学 | 3357篇 |
无线电 | 14874篇 |
出版年
2024年 | 119篇 |
2023年 | 374篇 |
2022年 | 452篇 |
2021年 | 603篇 |
2020年 | 386篇 |
2019年 | 486篇 |
2018年 | 276篇 |
2017年 | 451篇 |
2016年 | 540篇 |
2015年 | 598篇 |
2014年 | 1220篇 |
2013年 | 971篇 |
2012年 | 1143篇 |
2011年 | 1226篇 |
2010年 | 1122篇 |
2009年 | 1300篇 |
2008年 | 1351篇 |
2007年 | 1077篇 |
2006年 | 1074篇 |
2005年 | 1076篇 |
2004年 | 933篇 |
2003年 | 793篇 |
2002年 | 552篇 |
2001年 | 489篇 |
2000年 | 390篇 |
1999年 | 301篇 |
1998年 | 296篇 |
1997年 | 270篇 |
1996年 | 250篇 |
1995年 | 233篇 |
1994年 | 196篇 |
1993年 | 171篇 |
1992年 | 180篇 |
1991年 | 175篇 |
1990年 | 179篇 |
1989年 | 132篇 |
1988年 | 40篇 |
1987年 | 30篇 |
1986年 | 17篇 |
1985年 | 13篇 |
1984年 | 10篇 |
1983年 | 17篇 |
1982年 | 12篇 |
1981年 | 27篇 |
1980年 | 10篇 |
1979年 | 1篇 |
1976年 | 1篇 |
1959年 | 3篇 |
排序方式: 共有10000条查询结果,搜索用时 15 毫秒
841.
842.
843.
针对某产品空投试验时多状态、小样本的特点,提出了一种基于正态环境因子的性能可靠性仿真评估方法。运用仿真技术获得了环境因子的仿真结果,利用环境因子将分散在不同空投条件下的试验数据折算到某一典型工况下,得到了较客观的产品入水可靠性评估结果。 相似文献
844.
一类规范的类正弦VMSK调制的功率谱分析 总被引:16,自引:0,他引:16
调制技术对数据传输效率有重要的意义。本文对类正弦VMSK调制方法进行了研究,提出了该类调制的规范型,推导了它的功率谱解析表达式,并对功率谱、带宽效率及其与抗干扰性能关系进行了分析,为有关该类VMSK后续研究和开发工作奠定了基础。 相似文献
845.
846.
论述了位于不同层面的缺陷地结构(DGS)应用于功率放大器的设计。一种是在微带线的两侧接地面刻蚀DGS,另一种是在微带线的背面接地刻蚀DGS,通过ADS Momentum仿真确定DGS的尺寸,并将这两种DGS应用到一款4 W功率放大器中进行仿真和实际制板测试。实测结果显示在微带线两侧接地面刻蚀DGS的功率放大器在输出功率为34.76 d Bm时改善二次谐波13 d B,且输出功率和功率附加效率(PAE)优于不刻蚀DGS的功率放大器。在微带线背面接地面刻蚀DGS的功率放大器在输出功率为34.21 d Bm时改善二次谐波28 d B,由于DGS结构改变了正面微带线的特征阻抗,所以输出功率和功率附加效率低于不刻蚀DGS的功率放大器。 相似文献
847.
从上世纪90年代初开始,基于硅平面工艺的IGBT开始在工业领域应用。随着工艺技术的发展,硅基IGBT提高了开关速度,降低了功耗,从而进一步提高了性能。然而,IGBT作为一种双极型器件,具有相对低的开关速度及较高的开关损耗。为进一步使用好IGBT模块,许多公司研发出与之性能相匹配的快恢复功率 相似文献
848.
A 35-130 MHz/300-360 MHz phase-locked loop frequency synthesizer for △-∑ analog-to-digital con- verter (ADC) in 65 nm CMOS is presented. The frequency synthesizer can work in low phase-noise mode (300-360 MHz) or in low-power mode (35-130 MHz) to satisfy the ADC's requirements. To switch between these two modes, a high frequency GHz LC VCO followed by a divided-by-four frequency divider and a low frequency ring VCO followed by a divided-by-two frequency divider are integrated on-chip. The measured results show that the fre- quency synthesizer achieves a phase-noise of-132 dBc/Hz at 1 MHz offset and an integrated RMS jitter of 1.12 ps with 1.74 mW power consumption from a 1.2 V power supply in low phase-noise mode. In low-power mode, the frequency synthesizer achieves a phase-noise of-112 dBc/Hz at 1 MHz offset and an integrated RMS jitter of 7.23 ps with 0.92 mW power consumption from a 1.2 V power supply. 相似文献
849.
A 10-bit 30-MS/s pipelined analog-to-digital converter (ADC) is presented. For the sake of lower power and area, the pipelined stages are scaled in current and area, and op amps are shared between the successive stages. The ADC is realized in the 0.13-μ m 1-poly 8-copper mixed signal CMOS process operating at 1.2-V supply voltage. Design approaches are discussed to overcome the challenges associated with this choice of process and supply voltage, such as limited dynamic range, poor analog characteristic devices, the limited linearity of analog switches and the embedded sub-1-V bandgap voltage reference. Measured results show that the ADC achieves 55.1-dB signal-to-noise and distortion ratio, 67.5-dB spurious free dynamic range and 19.2-mW power under conditions of 30 MSPS and 10.7-MHz input signal. The FoM is 0.33 pJ/step. The peak integral and differential nonlinearities are 1.13 LSB and 0.77 LSB, respectively. The ADC core area is 0.94 mm2. 相似文献
850.