首页 | 本学科首页   官方微博 | 高级检索  
文章检索
  按 检索   检索词:      
出版年份:   被引次数:   他引次数: 提示:输入*表示无穷大
  收费全文   4871篇
  免费   464篇
  国内免费   260篇
化学   21篇
晶体学   3篇
力学   96篇
综合类   110篇
数学   1708篇
物理学   290篇
无线电   3367篇
  2024年   34篇
  2023年   93篇
  2022年   125篇
  2021年   137篇
  2020年   66篇
  2019年   113篇
  2018年   75篇
  2017年   122篇
  2016年   141篇
  2015年   114篇
  2014年   268篇
  2013年   218篇
  2012年   284篇
  2011年   306篇
  2010年   308篇
  2009年   346篇
  2008年   385篇
  2007年   328篇
  2006年   246篇
  2005年   320篇
  2004年   288篇
  2003年   291篇
  2002年   196篇
  2001年   162篇
  2000年   106篇
  1999年   115篇
  1998年   78篇
  1997年   74篇
  1996年   80篇
  1995年   47篇
  1994年   43篇
  1993年   21篇
  1992年   12篇
  1991年   21篇
  1990年   16篇
  1989年   12篇
  1987年   3篇
  1986年   1篇
排序方式: 共有5595条查询结果,搜索用时 953 毫秒
991.
在数字电路设计中,时钟信号是一种在高态与低态之间振荡的信号,决定着电路的性能。在应用中,逻辑可能在上升沿、下降沿触发,或同时在上升沿和下降沿触发。由于溢出给定时钟域的案例极多,故有必要插入缓冲器树来充足地驱动逻辑。时钟树通常带有布线工程师必须满足的延迟、歪曲率、最小功率及信号完整性要求。当电路从前工序设计人员转移到后工序布线工程师时,可以认为时  相似文献   
992.
在片上通信领域,随着片上系统(SOC)以及片上网络(NOC)的发展以及集成核数的增加,全局互连成为片上设计性能与功耗瓶颈.低摆幅互连是一种兼顾高传输率和低能耗设计,它主要由发送电路和接收电路两部分构成.本文提出一种基于TSMC 90nm工艺的接收电路,适用于低摆幅的全局互连.该接收电路结构包括一种改进的灵敏放大器和模拟型判决反馈均衡器,用于消除传输线造成的码间串扰.电路在双时钟沿工作,传输率提升一倍.所设计的接收电路与相关结构相比,性能与单位能耗相当,但平均功耗有较大优势.  相似文献   
993.
在数模混合集成电路中,时钟信号是数据传输的基准,它对芯片能否正常工作起决定性的作用。由于数模混合集成电路的特殊性,在对时钟信号进行时钟树综合时,要对其进行特殊的处理。以串行外设接口及电平移位模块为例,提出了一种针对数模混合芯片中数字电路的时序收敛方案,验证结果表明此方案能够使时序很好地收敛。  相似文献   
994.
为了满足数据采集系统对输入信号的高速高精度采集,本文重点介绍了数字后端、时钟电路、电源电路的设计,深入的研究了影响数据采集精度、电路稳定性的关键技术,给出了数字电路、时钟电路和电源电路的详细设计.系统已经设计完成,并已成功地应用到型号工程中.  相似文献   
995.
随着我国广播电视事业的不断发展,现场直播已经是电视台必不可缺的直播形式.现场直播的水平在一定程度上体现了电视台电视节目制作的能力和技术水平.本文就清远电视台250 m2专题直播演播室总体改造的设计思路入手,较为详细地介绍了视频系统、音频系统、同步系统、时钟系统、传输系统、通话系统,经技术改造更新,把演播室建成安全、有效的直播演播室.  相似文献   
996.
针对TDOA定位系统中的高精度时差测量问题,介绍并分析了一种基于内插采样的时差测量技术。与传统的时差测量方法相比,该方法将时钟量化误差转变为对基准信号相位的测量,从而消除了传统时差测量中的原理性误差。本文对该方法进行了理论分析与计算机仿真,仿真结果表明在当前的器件性能下能够实现70ps以内的时差测量精度。同时基于内插采样的高精度时差测量技术能够应用于TDOA定位系统中的基站时钟同步中,有效降低了基站时钟同步误差,进一步提高了时差定位系统的定位精度。  相似文献   
997.
智能电表可以实现多费率及阶梯电价等诸多与时间相关的电量计费功能,要求具有精确计时的功能,在运行温度范围内每天的计时误差小于1s。本文介绍了晶振的温度特性,分析了振荡电路并联电容对晶体振荡的影响,提出了基于集成型SoC(System on Chip)单片机的温度补偿方案,通过设计校准程序,实现了常温下计算时钟偏差并写入补偿数据,使智能电表到达常温下±1.5ppm,全温区±3.8ppm的计时精度。  相似文献   
998.
为了解决电容充放电放大电路测量时间间隔的不稳定,采用复杂可编程芯片FPGA设计实现精密时间间隔的测量。FPGA的锁相环(PLL)电路得到高频时钟,时钟管理器(DCM)实现高速时钟移相,内插时钟得到高精度时间测量。通过在光电回波脉冲时间间隔测量系统中验证,该设计可以得到200ps的时间间隔测量精度。采用FPGA芯片设计的数字化测量系统,具有集成度高,性能稳定,抗干扰强,设计方便等优点,能广泛应用于科研和生产中  相似文献   
999.
锁相环广泛应用于电信、光收发器、数据存储局域网以及无线产品中,本文提出了一种新颖的应用于时钟数据恢复的锁相环设计,包括鉴频鉴相器、电荷泵、环路滤波器、换挡电路、压控振荡器以及环路状态检测电路的设计,该结构能够很好的应用于输入数据流变化范围极宽(20Mbps-2.5Gbps)的时钟数据恢复系统。设计采用了一种单供电电压的0.18um CMOS工艺,并给出Cadence环境下仿真结果。  相似文献   
1000.
某款电动汽车依据GB 14023-2011测试时,"上电且发动机不运转"模式下的辐射发射测试超标。对整车电气系统进行干扰源排查,初步判断仪表为可能干扰源。描述了仪表作为干扰源的准确定位,并分析了仪表PCB上时钟信号产生干扰的机理,提出了PCB改进措施。整改后,辐射发射测试达到标准要求。  相似文献   
设为首页 | 免责声明 | 关于勤云 | 加入收藏

Copyright©北京勤云科技发展有限公司  京ICP备09084417号