探析5G核心网异网漫游安全风险

5G系统架构以支持数据连接和服务为主。文章通过对5G核心网特点以及异网漫游架构展开分析,并重点对漫游安全风险以及相应管控方案进行探讨,实现提高5G核心网异网漫游安全性和理想化的5G核心网应用模式。     

浅谈山区高速公路枢纽互通曲线小半径地段预制梁场规划建设

贵金高速公路第一合同段项目位于贵阳市观山湖区,其窦官枢纽互通共有各规格预制T梁965榀,工期紧、任务重。项目主线全长仅3.5km,桥隧比却高达61.2%,山高谷深、桥隧交替布置,预制梁场选址非常困难。文章以贵金高速公路第一合同段窦官枢纽互通为依托,在枢纽互通匝道曲线小半径路基段上成功规划建设预制梁场,并通过现场施工验证,形成了一套在曲线小半径路基段预制梁场规划建设的施工技术,可为今后类似复杂条件下山区高速公路预制梁场选址和项目总体施工组织规划提供经验借鉴。     

一类特殊笛卡尔乘积网络的泛圈性

圈的嵌入是对互连网络的图嵌入问题研究的重点之一,它可以用图的泛圈性来衡量.连通圈网络DSCC(k)是在师海中等(2018)提出的一种新互连网络,泛圈性是判断一个网络拓扑是否适合将不同长度圈映射到其上的重要测量值.文中利用引理2的结果给出了任一Hamilton平面连通图与K₂笛卡尔乘积的泛圈性,并证明了其是偶泛圈的.且在该结论的基础上,得到并证明了DSCC(k)×K₂(k≥1)是泛圈的.     

自适应光电混合互连分流结构建模与性能分析

针对片上光电混合互连网络(hybrid optoelect ronic network-on-chip,HONoC)拥 塞控制与自适应能力差、无法实现光电联合仿真等问题,提出一种适用于可重构阵列处理器 的自适应光电混合互连分流结构,在此结构上设计了自适应分流路由算法与一种低损耗无阻 塞的5端口光路由器,并搭建了基于System verilog与Verilog的光电混合互连功能仿真与 性能统计模型。实验结果表明,在边缘节点阻塞的情况下所设计的路由算法避免拥塞能力平 均提升了17.5%,光路由器所需交叉波导与微环谐振器数量大幅减少,平均光路由器级插入 损耗仅为0.522 dB,所设计的光电混合互连性能统计模型具有支持 设计拓扑、结构和路由策 略等功能,并且可以对资源使用、功耗开销、插入损耗等性能进行统计分析。     

智能网与Internet互通的模型与实现

介绍了智能网（IN）与In-ternet互通（PINT）的系统原理，以及PINT和SPIRITS等两类互通业务的网络结构，给出了智能网与Inter-net互通的模型。讨论了智能网与In-ternet互通的实现，并给出了一个PINT业务实例-点击拨号业务。     

七号信令监测系统在互联互通中的应用

随着电信市场的开放与行业竞争的不断深入，为了获取更多利益，个别运营公司推出了一些不规范的网间互联业务，如回呼卡类业务、套取网间结算费的行为等，给整个行业造成了不良影响，这就需要我们及时发现，及时处理，维护企业合法权益不受侵害。     

自由空间光互连洗牌型神经网络模型

首先介绍一种洗牌型自由空间光互连多层全互连神经网络模型。该模型的高神经元／权重比可以极大地压缩神经网络的互连权矩阵IWM（interconnectweightmatrix）。对于具有N2个神经元的单层二维全互连神经网络的IWM为N2×N2,而洗牌型全互连神经网络的IWM仅为4N2log2N。另外,洗牌型全互连神经网络整齐、简单的结构方便了网络的综合,特别是网络隐单元的综合,并且十分适合于神经网络的光学实现。然后描述了采用数字光技术实现光互连的洗牌型神经网络的系统模型、关键芯片结构以及关键技术。本文提出的模型和方法使实现与人脑神经网络规模（104量级）相当的实用化自适应光电子全互连神经网络成为可能。     

多层空气隙Cu互连结构耦合电容的优化

随着超大规模集成电路特征尺寸不断缩小,多层cu互连之间的RC延迟成为一个越来越严重的问题.由于低介电常数(low-k)材料配合空气隙(air gap)结构可用于降低Cu互连导线间的耦合电容从而改善RC延迟特性,建立了单层和多层空气隙Cu互连结构的有限元分析模型,以研究空气隙结构尺寸与互连介质等效介电常数的关系.结果表明,在单层空气隙Cu互连结构中,通过增加互连导线间空气隙的结构尺寸可以减小Cu互连结构中的耦合电容,进而改善RC延迟特性;在多层空气隙Cu互连结构中,通过改变IMD和ILD中空气隙的尺寸结构可以得到RC延迟性能优化的多层空气隙Cu互连结构.     

驱动复杂RLC互连树的逻辑门延时

提出了一个用于估计RL C互连树驱动点导纳的闭端等效π模型,并将其用于驱动复杂RL C互连树的逻辑门延时的估计中.与其他方法相比,它具有结构简单、精度较高的特点     

BGA封装技术研究

介绍了 BGA技术的研究现状 ,着重从芯片互连、基板材料及封装设计等方面讨论了该技术的发展前景。