平台FPGA架构用于复杂嵌入式系统

设计嵌入系统的主要挑战来自于需要同时优化众多设计因素。这些需要优化的设计因素包括单位成本、NRE(不可回收工程)成本、功率、尺寸、性能、灵活性、原型制造时间、产品上市时间、产品在市场生存时间、可维护性、可重配置能力、工程资源、开发和设计周期、工具、硬件/软件划分,以及其他许多因素。 Virtex-Ⅱ ProTM平台FPGA产品基于高性能的Virtex-ⅡTM结构,为嵌入式系统设计提供了一个极灵活的解决方案。利用Virtex-Ⅱ ProTM器件,嵌入式系统     

扩声系统移频增音的PSpice仿真分析

扩声系统中普遍存在由声反馈导致的啸叫问题。如何合理有效地抑制声反馈,提高扩声系统增益是衡量扩声系统性能的重要依据。实践证明,移频器能显著提高扩声系统增益。虽然移频电路只能应用于语言类扩声系统中,但因其电路实现相对简单、抑制啸叫效果较明显等特点,得到了广泛应用。依据Weaver法移频原理,利用PSpice仿真软件对移频增音电路进行了仿真分析,为广大音响设计工程师提供了有价值的参考。     

一类有限域乘法器的设计实现

提出了一种基于有限域内移位三项式基及其弱共轭基的比特并行乘法器的新结构.在由三项式生成的域内,此种结构的比特并行乘法器易于设计者使用硬件描述语言实现.采用Encounter软件对该结构进行布局布线后,发现其面积与关键路径时延都达到了设计目标的要求,在设计性能和硬件约束条件上取得了比较好的平衡.     

视频传输不等差错保护方案设计

提出了基于多级RS编码和交织器级联的不等差错保护技术.系统能灵活地根据重要性或者信道状况设置不同保护级别,实现视频流数据的不等差错保护传输.由于采用了Galois域专用乘法器,整体系统的面积大为减少,同时支持全高清视频流的信道编码.     

适用于VLSI的一种并行乘法器结构

本文给出了二进制补码和无符号乘法器的通用表达式。对VLSI乘法器的结构进行了讨论。     

具有并发结构的CMOS数字乘法器设计

本文简要介绍了几种结构的数字乘法器。着重讨论了以大规模集成电路为基础的并发结构数字乘法器的设计和性能。给出了并发结构四位数字乘法器的功能模拟结果及CMOS工艺版图。     

安森美半导体针对网络和消费应用推出抖动性能一流的可编程时钟乘法器

2008年10月21日，全球领先的高性能、高能效硅解决方案供应商安森美半导体（ON Semiconductor），推出具有一流抖动性能的高精确度、低相位噪声、可编程时钟乘法器NB3N3020。这器件在同颗器件上产生低压正射极耦合逻辑（LVPECL）时钟及低压互补金属氧化物半导体（LVCMOS）时钟，     

电流补偿型CMOS四象限模拟乘法器

本文提出一种电流补偿型四象限模拟乘法器，该电路有两部分组成，第一部分是产生与输入电压Ｖｘ平方成正比的电流发生器。第二部分是迭式Ｇｉｌｂｅｒｔ单元。ＳＰＩＣＥ模拟结果表明在±５Ｖ电源下，两路输入信号在±３Ｖ范围内，其输出非线性小于０．９％。     

时间分割式二象限模拟乘法器

本文介绍的高精度时间分割式二象限模拟乘法器,采用了精密模拟开关、脉冲调宽电路,利用时间分割原理,充分发挥了运算放大器的优点,可使乘法运算的精度达到0.05％至0.01％。一、电路基本原理高精度时间分割式二象限模拟乘法器的工作原理图,如图1所示。模拟信号V_r经脉冲调宽电路,使输出脉冲的宽度与V_r成正比,这个脉冲控制着开关K,     

基于平方根电路的电流模式乘法/除法器的实现

根据MOS管的跨导线性原理,设计了一个电流模式平方根电路.以该电路为基本模块,综合设计出一种新颖的电流模式乘法/除法器.采用TMSC 0.35 μm CMOS集成工艺,对设计出的电路进行PSPICE仿真测试.结果表明,提出的电路具有带宽宽、功耗低、线性度好等优点,可以作为一个基本模块在电流模式电路中使用.