全文获取类型
收费全文 | 883篇 |
免费 | 175篇 |
国内免费 | 136篇 |
专业分类
化学 | 52篇 |
晶体学 | 28篇 |
力学 | 46篇 |
综合类 | 7篇 |
数学 | 24篇 |
物理学 | 242篇 |
无线电 | 795篇 |
出版年
2024年 | 5篇 |
2023年 | 13篇 |
2022年 | 22篇 |
2021年 | 18篇 |
2020年 | 16篇 |
2019年 | 17篇 |
2018年 | 13篇 |
2017年 | 29篇 |
2016年 | 27篇 |
2015年 | 37篇 |
2014年 | 70篇 |
2013年 | 57篇 |
2012年 | 62篇 |
2011年 | 61篇 |
2010年 | 65篇 |
2009年 | 74篇 |
2008年 | 79篇 |
2007年 | 60篇 |
2006年 | 68篇 |
2005年 | 79篇 |
2004年 | 64篇 |
2003年 | 73篇 |
2002年 | 42篇 |
2001年 | 30篇 |
2000年 | 14篇 |
1999年 | 21篇 |
1998年 | 17篇 |
1997年 | 11篇 |
1996年 | 6篇 |
1995年 | 7篇 |
1994年 | 7篇 |
1993年 | 4篇 |
1992年 | 4篇 |
1991年 | 5篇 |
1990年 | 7篇 |
1989年 | 8篇 |
1987年 | 1篇 |
1984年 | 1篇 |
排序方式: 共有1194条查询结果,搜索用时 15 毫秒
91.
电子学教科书通常会告诉你,非反相的运算放大器正常情况下不能被调节至OdB增益。如果需要零输出,通常需要使用一个反相放大器和一个放置在其前面的缓冲放大器,由缓冲放大器来充当增加阻抗的装置。 相似文献
92.
93.
用逐次残余法分析了聚乙烯和聚苯乙烯缓冲材料的应力松弛试验数据.结果表明可用有限个并联的Maxwel模型来表示这两种材料的应力松弛试验曲线. 相似文献
94.
高g值冲击下存储测试电路模块缓冲保护研究 总被引:7,自引:0,他引:7
为了采用弹载存储测试技术记录弹体高速侵彻硬目标过程中的加速度—时间曲线,必须对存储测试电路模块进行缓冲保护。本文利用非线性缓冲理论、技术,选择较理想的缓冲材料,设计出缓冲器件-泡沫铝试件,进行了静态压缩,得到应力-应变曲线,采用LS-DYNA模拟了空气炮冲击实验中泡沫铝试件的缓冲效果,并对应用于某型号弹侵彻混凝土靶的存储测试电路模块进行了缓冲保护,提高了数据的捕获率和电路模块的重复使用次数。通过试验证明了所设计缓冲器件对电路模块具有保护效果。 相似文献
95.
加载速度对两种缓冲包装材料静态压缩特性的影响 总被引:6,自引:0,他引:6
聚苯乙烯和聚乙烯缓冲包装材料是粘弹性材料.本文的实验研究表明,当应变速度在一定范围内变化时此类材料与时间有关的应力可分离为一个时间函数与一个应变函数的乘积.分析结果还表明,测定此类材料的静态压缩特性时,加载速度在一定范围内的变化对试验结果的影响可以略去不计. 相似文献
96.
基于CPCI总线的雷达数据采集与控制系统显控软件设计 总被引:1,自引:0,他引:1
CPCI总线作为PCI总线的加固版本,目前已成为计算机上流行的高速外设接口总线。在工业自动化领域,进行数据采集和控制基本上也都是通过这一成熟技术来实现的。本文简要介绍该测量雷达和数据采集与控制系统的基本结构,以及CPCI总线标准,重点分析显控软件的功能需求,采用自顶向下的设计,并在VC环境下基于MFC架构利用多线程和双缓存技术以及多种ActiveX控件进行显控软件设计。实现了对测量雷达的控制以及对雷达回波的原始数据的实时存取和绘制。 相似文献
97.
低温下,在蓝宝石图形衬底上使用金属有机化学气相沉积(MOCVD)生长低温GaN(LT-GaN)缓冲层,并对其表面形貌进行了细致的观察,发现了不同于已报道的GaN选择性成核生长现象。基于不同厚度的低温GaN缓冲层生长了n型GaN(n-GaN),发现过厚或者过薄的缓冲层都会对n-GaN晶体质量产生负面影响,并结合初始成核阶段进行了原因分析。制备了基于不同厚度的n-GaN的发光二极管(LED)样品,分析了GaN晶体质量对LED输出功率的影响。同时发现,晶体质量较差的时候,光提取效率可能主导着对LED器件性能的影响。 相似文献
98.
为了实现DSP芯片与串行A/D芯片的多信号通信,设计了TMS320F28335的多通道缓冲串口(McBSP)与串行A/D转换器ADS7863的硬件与软件接口。该设计中A/D转换器与McBSP串口直接相连,不需要占用并行数据总线,避免了总线冲突。通过在CCS环境下编程、调试,得到了满意的实验结果,验证了该接口设计的正确性。 相似文献
99.
无缓冲谐振时钟分布网络能够最小化同步系统的时钟功耗。但由于没有缓冲器,时钟网络的偏斜受到多方面因素的影响,例如时钟互连线寄生参数的差异,非平衡时钟负载以及工艺、电压温度变化。本文提出了一种层次化的两相无缓冲谐振时钟互连网络结构,将网格型和树型结构的各自优点相结合。在TSMC 65nm标准CMOS工艺下,通过一个流水线乘法器电路分析了该结构时钟网络的偏斜及变化容忍特性。版图后仿真结果表明,层次化时钟网络的偏斜分别比纯网格和纯H树结构时钟网络降低超过75%和65%,而且在非平衡时钟负载或工艺、电压温度变化的情况下,时钟网络偏斜最高小于7ps,不超过整个时钟周期(约760ps)的1%。 相似文献
100.
基于2 μm SOI CMOS工艺,设计了一种输出电压达负电源的运放,用作12位四通道D/A转换器的单位增益缓冲。分别在VDD=+5 V,VSS=0 V,VREFH=2.5 V,VREFL=0 V以及VDD=+15 V,VSS=-15 V,VREFH=10 V,VREFL=-10 V这两种条件下测试D/A转换器性能,该转换器的INL分别为-0.31 LSB和0.27 LSB。测试结果表明,该运放的性能满足D/A 转换器的要求。 相似文献